사실, 인쇄 회로 기판 (PCB)는 전기적 선형 재료로 만들어집니다. 즉, 임피던스는 일정해야 합니다. 그렇다면 PCB가 신호에 비선형성을 도입하는 이유는 무엇입니까? 대답은 PCB 레이아웃이 전류가 흐르는 위치에 대해 “공간적으로 비선형”이라는 것입니다.

증폭기가 한 소스 또는 다른 소스에서 전류를 수신하는지 여부는 부하에서 신호의 순시 극성에 따라 다릅니다. 전류는 전원 공급 장치에서 바이패스 커패시터를 통해 증폭기를 통해 부하로 흐릅니다. 그런 다음 전류는 부하 접지 단자(또는 PCB 출력 커넥터의 차폐)에서 다시 접지면으로 이동하고 바이패스 커패시터를 통해 원래 전류를 공급했던 소스로 다시 이동합니다.

임피던스를 통한 전류의 최소 경로 개념은 올바르지 않습니다. 모든 다른 임피던스 경로의 전류량은 전도도에 비례합니다. 접지면에는 많은 부분의 접지 전류가 흐르는 하나 이상의 저임피던스 경로가 있는 경우가 많습니다. 하나의 경로는 바이패스 커패시터에 직접 연결됩니다. 다른 하나는 바이패스 커패시터에 도달할 때까지 입력 저항을 여기시킵니다. 그림 1은 이 두 경로를 보여줍니다. 역류 전류가 실제로 문제를 일으키는 원인입니다.

PCB 설계에서 고조파 왜곡을 줄이는 방법

바이패스 커패시터가 PCB의 다른 위치에 배치되면 접지 전류가 서로 다른 경로를 통해 각 바이패스 커패시터로 흐릅니다. 이는 “공간적 비선형성”을 의미합니다. 접지 전류의 극성 성분의 상당 부분이 입력 회로의 접지를 통해 흐르면 신호의 해당 극성 성분만 교란됩니다. 접지 전류의 다른 극성이 방해받지 않으면 입력 신호 전압이 비선형 방식으로 변경됩니다. 극성 성분 중 하나는 변경되지만 다른 극성은 변경되지 않으면 왜곡이 발생하여 출력 신호의 XNUMX차 고조파 왜곡으로 나타납니다. 그림 2는 이러한 왜곡 효과를 과장된 형태로 보여줍니다.

PCB 설계에서 고조파 왜곡을 줄이는 방법

사인파의 극성 성분이 하나만 방해되면 결과 파형은 더 이상 사인파가 아닙니다. 100-ω 부하가 있는 이상적인 증폭기를 시뮬레이션하고 1-ω 저항을 통해 부하 전류를 신호의 한 극성에서만 접지 전압에 결합하면 그림 3과 같습니다.푸리에 변환은 왜곡 파형이 -68 DBC에서 거의 모든 XNUMX차 고조파임을 보여줍니다. 고주파에서 이러한 수준의 커플링은 PCB에서 쉽게 생성되며, 이는 PCB의 특별한 비선형 효과를 많이 사용하지 않고도 증폭기의 우수한 왜곡 방지 특성을 파괴할 수 있습니다. 단일 연산 증폭기의 출력이 접지 전류 경로로 인해 왜곡되면 그림 4와 같이 바이패스 루프를 재배열하고 입력 장치로부터의 거리를 유지하여 접지 전류 흐름을 조정할 수 있습니다.

PCB 설계에서 고조파 왜곡을 줄이는 방법

다중 증폭기 칩

다중 증폭기 칩(XNUMX개, XNUMX개 또는 XNUMX개 증폭기)의 문제는 바이패스 커패시터의 접지 연결을 전체 입력에서 멀리 유지할 수 없기 때문에 더 복잡합니다. 이것은 특히 XNUMX개의 증폭기에 해당됩니다. XNUMX중 증폭기 칩은 양쪽에 입력 단자가 있으므로 입력 채널에 대한 교란을 완화하는 바이패스 회로의 여지가 없습니다.

PCB 설계에서 고조파 왜곡을 줄이는 방법

그림 5는 XNUMX개의 증폭기 레이아웃에 대한 간단한 접근 방식을 보여줍니다. 대부분의 장치는 쿼드 증폭기 핀에 직접 연결됩니다. 한 전원 공급 장치의 접지 전류는 입력 접지 전압과 다른 채널 전원 공급 장치의 접지 전류를 방해하여 왜곡을 일으킬 수 있습니다. 예를 들어, 쿼드 증폭기의 채널 1에 있는 (+Vs) 바이패스 커패시터는 입력에 직접 인접하게 배치할 수 있습니다. (-Vs) 바이패스 커패시터는 패키지의 다른 쪽에 배치할 수 있습니다. (+Vs) 접지 전류는 채널 1을 방해할 수 있지만 (-vs) 접지 전류는 그렇지 않을 수 있습니다.

PCB 설계에서 고조파 왜곡을 줄이는 방법

이 문제를 피하려면 접지 전류가 입력을 교란시키도록 하고 PCB 전류가 공간적으로 선형 방식으로 흐르게 하십시오. 이를 달성하기 위해 (+Vs) 및 (-Vs) 접지 전류가 동일한 경로를 통해 흐르도록 바이패스 커패시터를 PCB에 배치할 수 있습니다. 입력 신호가 양의 전류와 음의 전류에 의해 동일하게 방해를 받으면 왜곡이 발생하지 않습니다. 따라서 두 개의 바이패스 커패시터가 접지점을 공유하도록 나란히 정렬하십시오. 접지 전류의 두 극성 구성 요소는 동일한 지점(출력 커넥터 차폐 또는 부하 접지)에서 발생하고 둘 다 동일한 지점(바이패스 커패시터의 공통 접지 연결)으로 다시 흐르기 때문에 양/음 전류는 다음을 통해 흐릅니다. 같은 길. 채널의 입력 저항이 (+Vs) 전류에 의해 교란되면 (-Vs) 전류가 동일한 영향을 미칩니다. 그 결과 발생하는 외란은 극성에 관계없이 동일하기 때문에 왜곡은 없지만 그림 6과 같이 채널의 이득에 약간의 변화가 발생합니다.

PCB 설계에서 고조파 왜곡을 줄이는 방법

위의 추론을 확인하기 위해 간단한 레이아웃(그림 5)과 저왜곡 레이아웃(그림 6)의 두 가지 다른 PCB 레이아웃이 사용되었습니다. 페어차일드 반도체를 사용하는 FHP3450 쿼드 연산 증폭기에서 발생하는 왜곡은 표 1에 나와 있습니다. FHP3450의 일반적인 대역폭은 210MHz, 기울기는 1100V/us, 입력 바이어스 전류는 100nA, 채널당 작동 전류는 3.6입니다. 엄마. 표 1에서 알 수 있듯이 채널이 왜곡될수록 개선이 잘 되어 XNUMX개 채널의 성능이 거의 동일하다.

PCB 설계에서 고조파 왜곡을 줄이는 방법

PCB에 이상적인 쿼드 증폭기가 없으면 단일 증폭기 채널의 효과를 측정하는 것이 어려울 수 있습니다. 분명히 주어진 증폭기 채널은 자체 입력뿐만 아니라 다른 채널의 입력도 방해합니다. 접지 전류는 모든 다른 채널 입력을 통해 흐르고 다른 효과를 생성하지만 측정 가능한 각 출력의 영향을 받습니다.

표 2는 하나의 채널만 구동할 때 다른 구동되지 않은 채널에서 측정된 고조파를 보여줍니다. 구동되지 않은 채널은 기본 주파수에서 작은 신호(누화)를 표시하지만 중요한 기본 신호가 없는 경우 접지 전류에 의해 직접 도입되는 왜곡도 생성합니다. 그림 6의 저왜곡 레이아웃은 접지 전류 효과의 거의 제거로 인해 XNUMX차 고조파 및 THD(총 고조파 왜곡) 특성이 크게 개선되었음을 보여줍니다.

PCB 설계에서 고조파 왜곡을 줄이는 방법

이 기사 요약

간단히 말해서 PCB에서 역류 전류는 전도도에 비례하는 다른 바이패스 커패시터(다른 전원 공급 장치용)와 전원 공급 장치 자체를 통해 흐릅니다. 고주파 신호 전류는 작은 바이패스 커패시터로 다시 흐릅니다. 오디오 신호와 같은 저주파 전류는 주로 더 큰 바이패스 커패시터를 통해 흐를 수 있습니다. 더 낮은 주파수의 전류라도 전체 바이패스 커패시턴스를 “무시”하고 전원 리드로 직접 다시 흐를 수 있습니다. 특정 응용 프로그램에 따라 가장 중요한 현재 경로가 결정됩니다. 다행히 공통 접지 지점과 출력 측의 접지 바이패스 커패시터를 사용하여 전체 접지 전류 경로를 쉽게 보호할 수 있습니다.

HF PCB 레이아웃의 황금률은 HF 바이패스 커패시터를 패키지된 전원 핀에 최대한 가깝게 유지하는 것이지만 그림 5와 그림 6을 비교하면 왜곡 특성을 개선하기 위해 이 규칙을 수정해도 큰 차이가 없음을 알 수 있습니다. 개선된 왜곡 특성은 약 0.15인치의 고주파 바이패스 커패시터 배선을 추가하는 비용으로 발생했지만 FHP3450의 AC 응답 성능에는 거의 영향을 미치지 않았습니다. PCB 레이아웃은 고품질 증폭기의 성능을 극대화하는 데 중요하며 여기서 논의되는 문제는 hf 증폭기에만 국한되지 않습니다. 오디오와 같은 저주파 신호에는 훨씬 더 엄격한 왜곡 요구 사항이 있습니다. 접지 전류 효과는 저주파에서 더 작지만 필요한 왜곡 지수가 그에 따라 개선된다면 여전히 중요한 문제가 될 수 있습니다.