高頻PCB設計過程中電源噪聲分析及對策

In 高頻PCB 板，更重要的干擾類型是電源噪聲。作者通過系統分析高頻PCB板上電源噪聲的特點及產生原因，結合工程應用提出了一些非常有效且簡單的解決方案。

電源噪聲分析

電源噪聲是指電源本身產生的或由干擾引起的噪聲。干擾表現在以下幾個方面：

1) 電源本身固有阻抗引起的分佈噪聲。在高頻電路中，電源噪聲對高頻信號的影響較大。因此，首先需要低噪聲電源。乾淨的地面與乾淨的電源一樣重要。功率特性如圖1所示。

電源波形

從圖1可以看出，理想條件下的電源沒有阻抗，所以沒有噪聲。但是，實際的電源是有一定的阻抗的，而且阻抗是分佈在整個電源上的，所以噪聲也會疊加在電源上。因此，應盡可能降低電源的阻抗，最好有專用的電源層和接地層。在高頻電路設計中，一般將電源設計成層狀而不是總線狀，這樣環路可以始終沿著阻抗最小的路徑走。此外，電源板還必須為PCB上所有產生和接收的信號提供一個信號迴路，使信號迴路最小化，從而降低噪聲。

2) 共模場干擾。指電源與地之間的噪聲。它是由受干擾電路與某個電源的公共參考面形成的環路引起的共模電壓引起的干擾。其值取決於相對電場和磁場。實力取決於實力。如圖 2 所示。

共模干擾

在該通道上，Ic 的下降會導致串聯電流迴路中出現共模電壓，從而影響接收部分。如果磁場佔優勢，則串聯接地迴路中產生的共模電壓值為：

共模電壓

式(1)中，ΔB為磁通密度的變化量，Wb/m2； S 是面積，m2。

如果是電磁場，當其電場值已知時，其感應電壓為

感應電壓

等式（2）通常適用於 L=150/F 或更低，其中 F 是電磁波的頻率，以 MHz 為單位。

筆者的經驗是：如果超過這個限制，最大感應電壓的計算可以簡化為：

最大感應電壓

3) 差模場干擾。指電源與輸入輸出電源線之間的干擾。在實際的PCB設計中，筆者發現它在電源噪聲中的比重很小，這裡就不用討論了。

4) 線間干擾。指電力線之間的干擾。當兩個不同的並聯電路之間存在互電容C和互感M1-2時，如果乾擾源電路中有電壓VC和電流IC，就會出現被干擾電路：

A. 通過電容阻抗耦合的電壓為

通過電容阻抗耦合的電壓

式(4)中，RV為被干擾電路近端電阻與遠端電阻的並聯值。

B. 通過電感耦合串聯電阻

通過電感耦合串聯電阻

如果乾擾源中存在共模噪聲，線間干擾一般有共模和差模兩種形式。

5) 電源線耦合。是指交流或直流電源線受到電磁干擾後，電源線將乾擾傳遞給其他設備的現象。這是電源噪聲對高頻電路的間接干擾。需要注意的是，電源的噪聲不一定是自身產生的，也可能是外界干擾引起的噪聲，然後將此噪聲與自身產生的噪聲（輻射或傳導）疊加以乾擾其他電路或設備。

消除電源噪聲干擾的對策

針對以上分析的電源噪聲干擾的不同表現形式和原因，可以有針對性地破壞其發生的條件，有效抑制電源噪聲的干擾。解決方法如下： 1) 注意板上的通孔。通孔需要在要蝕刻的電源層上開一個開口，為通孔留出空間。如果電源層開度過大，必然會影響信號環路，信號會被強制旁路，環路面積增大，噪聲增大。同時，如果一些信號線集中在開口附近並共享該環路，公共阻抗會引起串擾。參見圖 3。

繞過信號電路的公共路徑

2) 連接線需要足夠的地線。每個信號都需要有自己專用的信號環路，信號和環路的環路面積盡量小，也就是說信號和環路必須是平行的。

3) 放置電源噪聲濾波器。能有效抑制電源內部的噪聲，提高系統的抗干擾性和安全性。而且是二路射頻濾波器，既可以濾除從電源線引入的噪聲干擾（防止其他設備干擾），也可以濾除自身產生的噪聲（避免干擾其他設備） )，並干擾串行模式共模。兩者都有抑製作用。

4) 電源隔離變壓器。將信號電纜的電源迴路或共模地迴路分開，可以有效隔離高頻產生的共模迴路電流。

5) 電源穩壓器。重新獲得更清潔的電源可以大大降低電源的噪音水平。

6) 接線。電源的輸入輸出線不要敷設在介質板的邊緣，否則容易產生輻射，干擾其他電路或設備。

7) 模擬電源和數字電源要分開。高頻器件一般對數字噪聲非常敏感，因此在電源入口處應將兩者分開並連接在一起。如果信號需要跨越模擬和數字部分，可以在信號跨度處放置一個環路以減少環路面積。如圖 4 所示。

在信號交叉處放置一個環路以減少環路面積

8) 避免不同層之間單獨的電源重疊。盡量錯開，否則電源噪聲很容易通過寄生電容耦合。

9) 隔離敏感元件。某些組件，例如鎖相環 (PLL)，對電源噪聲非常敏感。使它們盡可能遠離電源。

10) 放置電源線。為了減少信號環路，可以通過將電源線放置在信號線的邊緣來降低噪聲，如圖5所示。

將電源線放在信號線旁邊