In PCB 佈線時，經常會出現必須使用細線穿過佈線空間有限的區域，然後將線恢復到原來的寬度的情況。 線寬的變化會引起阻抗的變化，從而導致反射並影響信號。 那麼我們什麼時候可以忽略這種影響，什麼時候我們必須考慮它的影響呢？

三個因素與這種影響有關：阻抗變化的幅度、信號上升時間和信號在窄線上的延遲。

首先，討論阻抗變化的幅度。 許多電路的設計要求反射噪聲小於電壓擺幅的5%（這與信號上的噪聲預算有關），根據反射係數公式：

阻抗的近似變化率可計算為△Z/Z1 ≤ 10%。 您可能知道，電路板上阻抗的典型指標是 +/-10%，這就是根本原因。

如果阻抗變化只發生一次，例如當線寬從8mil變為6mil並保持6mil時，阻抗變化必須小於10%才能達到突變時信號反射噪聲的噪聲預算要求不超過電壓擺幅的 5%。 這有時很難做到。 以FR4板上的微帶線為例。 讓我們計算一下。 如果線寬為8mil，則線與參考平面之間的厚度為4mil，特性阻抗為46.5歐姆。 當線寬變為6mil時，特性阻抗變為54.2ohm，阻抗變化率達到20%。 反射信號的幅度必須超過標準。 至於對信號有多大影響，還與信號上升時間和從驅動器到反射點信號的時間延遲有關。 但這至少是一個潛在的問題點。 幸運的是，您可以使用阻抗匹配端子來解決問題。

如果阻抗變化發生兩次，例如線寬從8mil變為6mil，拉出8cm後又變回2mil。 然後在2cm長6mil寬的線路兩端反射，一個是阻抗變大，正反射，然後阻抗變小，負反射。 如果反射之間的時間足夠短，則兩次反射可能會相互抵消，從而降低效果。 假設傳輸信號為1V，0.2V在第一次正反射時反射，1.2V向前傳輸，-0.2*1.2=0.24V在第二次反射時反射回來。 假設6mil線路的長度極短，兩次反射幾乎同時發生，則總反射電壓僅為0.04V，低於噪聲預算要求的5%。 因此，這種反射是否以及影響信號的程度取決於阻抗變化的時間延遲和信號上升時間。 研究和實驗表明，只要阻抗變化處的延遲小於信號上升時間的 20%，反射信號就不會造成問題。 如果信號上升時間為1ns，則阻抗變化時的延遲小於0.2英寸對應的1.2ns，反射不成問題。 換句話說，在這種情況下，小於 6cm 的 3mil 寬電線長度應該不是問題。

當PCB走線寬度發生變化時，應根據實際情況仔細分析，看是否有影響。 需要關註三個參數：阻抗變化多少，信號上升時間多長，線寬頸狀部分變化多長時間。 根據上述方法進行粗略估計，並適當留出一些餘量。 如果可能，盡量減少頸部長度。

需要指出的是，在實際PCB加工中，參數不可能像理論上的那樣準確。 理論可以為我們的設計提供指導，但它不能被複製或教條。 畢竟，這是一門實用的科學。 估計值應根據實際情況進行修正，然後應用於設計。 如果您感到缺乏經驗，請保守一點並根據製造成本進行調整。