Kouman kontwole Pkb enpedans?

Without impedance control, considerable signal reflection and distortion will be caused, resulting in design failure. Siyal komen, tankou otobis PCI, otobis PCI-E, USB, Ethernet, memwa DDR, siyal LVDS, elatriye, tout bezwen kontwòl enpedans. Impedance control ultimately needs to be realized through PCB design, which also puts forward higher requirements for PCB board technology. After communication with PCB factory and combined with the use of EDA software, the impedance of wiring is controlled according to the requirements of signal integrity.

Diferan metòd fil elektrik ka kalkile pou jwenn valè enpedans ki koresponn lan.

Microstrip lines

• Li konsiste de yon teren nan fil ak avyon an tè ak Dielectric nan mitan an. Si konstan dyelèktrik la, lajè liy lan, ak distans li soti nan avyon tè a kontwole, Lè sa a, enpedans karakteristik li yo kontwole, ak presizyon an pral nan ± 5%.

What is impedance control how to perform impedance control on PCB

Stripline

Yon liy riban se yon teren an kwiv nan mitan Dielectric la ant de avyon fè. If the thickness and width of the line, the dielectric constant of the medium, and the distance between the ground planes of the two layers are controllable, the characteristic impedance of the line is controllable, and the accuracy is within 10%.

What is impedance control how to perform impedance control on PCB

The structure of multi-layer board:

Yo nan lòd yo kontwole enpedans PCB byen, li nesesè yo konprann estrikti a nan PCB:

Anjeneral sa nou rele tablo multikouch la fèt ak plak debaz ak fèy semi-solidifye laminated ansanm youn ak lòt. Nwayo tablo se yon difisil, epesè espesifik, de plak kwiv pen, ki se materyèl debaz la nan tablo a enprime. And the semi-cured piece constitutes the so-called infiltration layer, plays the role of bonding the core plate, although there is a certain initial thickness, but in the process of pressing its thickness will occur some changes.

Anjeneral de ekstèn kouch dyelèktrik yo nan yon kouch multi yo mouye kouch, epi separe kouch papye kòb kwiv mete yo te itilize sou deyò a nan de kouch sa yo kòm fèy la kòb kwiv mete deyò. Espesifikasyon orijinal la epesè nan fèy kòb kwiv mete ekstèn ak fèy kòb kwiv mete enteryè se jeneralman 0.5oz, 1OZ, 2OZ (1OZ se sou 35um oswa 1.4mil), men apre yon seri de tretman sifas, epesè final la nan fèy kòb kwiv mete deyò ap jeneralman ogmante pa sou 1OZ. Feuille an kwiv anndan an se kouvri kòb kwiv mete sou tou de bò plak debaz la. Epesè final la diferan de epesè orijinal la, men li jeneralman redwi pa plizyè um akòz grave.

Kouch ekstèn tablo multikouch la se kouch rezistans soude, ki se sa nou souvan di “lwil vèt”, nan kou, li kapab tou jòn oswa lòt koulè. The thickness of the solder resistance layer is generally not easy to determine accurately. The area without copper foil on the surface is slightly thicker than the area with copper foil, but because of the lack of copper foil thickness, so the copper foil is still more prominent, when we touch the printed board surface with our fingers can feel.

When a particular thickness of the printed board is made, on the one hand, reasonable choice of material parameters is required, on the other hand, the final thickness of the semi-cured sheet will be smaller than the initial thickness. Sa ki anba la a se yon tipik 6-kouch laminated estrikti:

What is impedance control how to perform impedance control on PCB

PCB parameters:

Different PCB plants have slight differences in PCB parameters. Through communication with circuit board plant technical support, we obtained some parameter data of the plant:

Fèy kwiv andigman:

There are three thicknesses of copper foil that can be used: 12um, 18um and 35um. Epesè final la apre fini se sou 44um, 50um ak 67um.

Nwayo plak: S1141A, estanda FR-4, de plak kwiv pen yo souvan itilize. Espesifikasyon si ou vle yo ka detèmine lè ou kontakte manifakti a.

Semi-cured tablet:

Espesifikasyon (epesè orijinal) se 7628 (0.185mm), 2116 (0.105mm), 1080 (0.075mm), 3313 (0.095mm). Epesè aktyèl la apre peze se nòmalman sou 10-15um mwens pase valè orijinal la. Yon maksimòm de 3 tablèt semi-geri ka itilize pou kouch nan enfiltrasyon menm, ak epesè nan 3 tablèt semi-geri pa ka menm, omwen yon mwatye tablèt geri ka itilize, men gen kèk manifaktirè yo dwe itilize omwen de . Si epesè a nan moso nan semi-geri se pa ase, FOIL la kòb kwiv mete sou tou de bò plak debaz la ka grave koupe, ak Lè sa a, ka moso nan semi-geri dwe estokaj sou tou de bò, se konsa ke yon kouch enfiltrasyon pi epè ka reyalize.

Kouch soude rezistans:

Epesè soude a reziste kouch sou papye kwiv la se C2≈8-10um. Epesè soude a reziste kouch sou sifas la san FOIL kwiv se C1, ki varye ak epesè nan kwiv sou sifas la. Lè epesè an kwiv sou sifas la se 45um, C1≈13-15um, ak lè epesè nan kwiv sou sifas la se 70um, C1≈17-18um.

Travèse seksyon:

Nou ta panse ke koup transvèsal la nan yon fil se yon rektang, men li la aktyèlman yon trapèz. Lè w ap pran kouch nan TOP kòm yon egzanp, lè epesè nan fèy kòb kwiv mete se 1OZ, kwen anba anwo nan trapezoid se 1MIL pi kout pase kwen an anba pi ba yo. Pou egzanp, si lajè liy lan se 5MIL, Lè sa a, kote sa yo anwo ak anba yo se sou 4MIL ak pati ki anba yo ak anba yo se sou 5MIL. Diferans ki genyen ant bor anwo ak anba ki gen rapò ak epesè kòb kwiv mete. Tablo sa a montre relasyon ki genyen ant tèt ak anba nan trapèz anba kondisyon diferan.

What is impedance control how to perform impedance control on PCB

Pèmisyon: Pèmisyon nan fèy semi-geri ki gen rapò ak epesè. Tablo ki anba la a montre epesè ak paramèt permitivite diferan kalite fèy semi-geri yo:

What is impedance control how to perform impedance control on PCB

Konstant dyelèktrik la nan plak la ki gen rapò ak materyèl la résine yo itilize. Konstans la Dielectric nan plak FR4 se 4.2 – 4.7, ak diminye ak ogmantasyon nan frekans.

Faktè pèt Dielectric: materyèl Dielectric anba aksyon an nan altène jaden elektrik, akòz chalè ak konsomasyon enèji yo rele pèt Dielectric, anjeneral eksprime pa faktè pèt Dielectric Tan δ. Valè tipik pou S1141A se 0.015.

Minimòm lajè liy ak liy espas pou asire D: 4mil / 4mil.

Entwodiksyon zouti kalkil enpedans:

Lè nou konprann estrikti a nan tablo a multi ak metrize paramèt yo mande yo, nou ka kalkile enpedans la nan lojisyèl EDA. Ou ka itilize Allegro pou fè sa, men mwen rekòmande polè SI9000, ki se yon bon zouti pou kalkile enpedans karakteristik e kounye a yo itilize pa anpil faktori PCB.

Lè w ap kalkile enpedans karakteristik siyal enteryè tou de liy diferans lan ak liy tèminal sèl la, ou pral jwenn sèlman yon ti diferans ant Polè SI9000 ak Allegro akòz kèk detay, tankou fòm koup transvèsal fil la. Sepandan, si li se kalkile enpedans nan karakteristik nan siyal la andigman, mwen sijere ou chwazi modèl la Kouvwi olye pou yo modèl la andigman, paske modèl sa yo pran an kont egzistans lan nan kouch rezistans soude, se konsa rezilta yo pral pi egzak. Sa ki anba la a se yon D pasyèl nan enpedans liy sifas diferans lan kalkile ak polè SI9000 konsidere kouch la rezistans soude:

What is impedance control how to perform impedance control on PCB

Depi epesè nan kouch la reziste soude se pa sa fasil kontwole, yo ka itilize yon apwòch apwoksimatif tou, jan yo rekòmande pa manifakti a tablo: soustraksyon yon valè espesifik nan kalkil la modèl andigman. Li rekòmande ke enpedans diferans lan dwe mwens 8 om ak enpedans sèl-fen a dwe mwens 2 om.

Kondisyon PCB Diferansyèl pou fil elektrik

(1) Detèmine mòd fil elektrik la, paramèt yo ak kalkil enpedans lan. Gen de kalite mòd diferans pou routage liy: ekstèn kouch microstrip mòd diferans liy ak kouch enteryè teren liy diferans mòd. Enpedans ka kalkile pa lojisyèl kalkil enpedans ki gen rapò (tankou POLAR-SI9000) oswa fòmil kalkil enpedans nan anviwònman paramèt rezonab.

(2) Liy izometrik paralèl. Detèmine lajè liy lan ak espas, epi swiv estrikteman lajè liy lan kalkile ak espas lè routage. Espasman ki genyen ant de liy dwe toujou chanje, se sa ki, kenbe paralèl. There are two ways of parallelism: one is that the two lines walk in the same side-by-side layer, and the other is that the two lines walk in the over-under layer. Anjeneral eseye evite itilize siyal la diferans ant kouch yo, sètadi paske nan pwosesis aktyèl la nan PCB nan pwosesis la, akòz kaskad presizyon nan aliyman laminated se pi ba anpil pase bay ant presizyon nan grave, ak nan pwosesis la nan laminated pèt Dielectric, pa ka garanti diferans liy diferans ki egal a epesè nan dyelèktrik la interlayer, ap lakòz diferans ki genyen ant kouch yo nan diferans lan nan chanjman enpedans. Li rekòmande pou itilize diferans lan nan menm kouch la otank posib.