如何控制 PCB 阻抗？

Without impedance control, considerable signal reflection and distortion will be caused, resulting in design failure. 常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，都需要阻抗控制。 阻抗控制最终需要通过PCB设计来实现，这也对PCB板技术提出了更高的要求。 与PCB厂沟通后，结合EDA软件的使用，根据信号完整性的要求控制布线阻抗。

可以计算出不同的接线方式，得到相应的阻抗值。

Microstrip lines

• 它由一条带接地层的导线和中间的电介质组成。 如果介电常数、线宽、离地平面距离可控，则其特性阻抗可控，精度在±5%以内。

What is impedance control how to perform impedance control on PCB

带状线

带状线是位于两个导电平面之间电介质中间的一条铜带。 如果线路的粗细、介质的介电常数、两层地平面之间的距离可控，则线路的特征阻抗可控，精度在10%以内。

What is impedance control how to perform impedance control on PCB

The structure of multi-layer board:

为了很好地控制PCB阻抗，需要了解PCB的结构：

通常我们所说的多层板是由芯板和半固化片相互层压而成。 芯板是一块坚硬的、特定厚度的、两面包的铜板，它是印制板的基本材料。 And the semi-cured piece constitutes the so-called infiltration layer, plays the role of bonding the core plate, although there is a certain initial thickness, but in the process of pressing its thickness will occur some changes.

通常多层的最外面的两个介电层是润湿层，在这两层的外侧使用单独的铜箔层作为外层铜箔。 外层铜箔和内层铜箔的原始厚度规格一般为0.5oz、1OZ、2OZ（1OZ约为35um或1.4mil），但经过一系列的表面处理后，外层铜箔的最终厚度一般会增加约1盎司。 内层铜箔是覆盖在芯板两侧的铜箔。 最终的厚度与原来的厚度相差不大，但由于蚀刻的原因，一般会减少几个um。

The outermost layer of the multilayer board is the welding resistance layer, which is what we often say “green oil”, of course, it can also be yellow or other colors. The thickness of the solder resistance layer is generally not easy to determine accurately. The area without copper foil on the surface is slightly thicker than the area with copper foil, but because of the lack of copper foil thickness, so the copper foil is still more prominent, when we touch the printed board surface with our fingers can feel.

在制作特定厚度的印制板时，一方面需要合理选择材料参数，另一方面，半固化板的最终厚度会小于初始厚度。 下面是一个典型的6层层叠结构：

What is impedance control how to perform impedance control on PCB

PCB parameters:

Different PCB plants have slight differences in PCB parameters. Through communication with circuit board plant technical support, we obtained some parameter data of the plant:

表面铜箔：

There are three thicknesses of copper foil that can be used: 12um, 18um and 35um. 精加工后的最终厚度约为44um、50um和67um。

芯板：S1141A，标准FR-4，常用两块覆铜板。 可选规格可通过联系制造商确定。

Semi-cured tablet:

规格（原厚度）有7628（0.185mm）、2116（0.105mm）、1080（0.075mm）、3313（0.095mm）。 压制后的实际厚度通常比原值小10-15um左右。 同一个渗透层最多可以使用3片半固化片，3片半固化片的厚度不能相同，至少可以使用XNUMX片半固化片，但有些厂家必须至少使用XNUMX片. 如果半固化片的厚度不够，可以先将芯板两面的铜箔蚀刻掉，然后再将半固化片双面粘合，这样可以得到更厚的渗透层。达到了。

电阻焊层：

铜箔上阻焊层的厚度为C2≈8-10um。 无铜箔表面的阻焊层厚度为C1，随表面铜的厚度变化。 当表面铜厚为45um时，C1≈13-15um，当表面铜厚为70um时，C1≈17-18um。

横断面：

我们会认为电线的横截面是一个矩形，但它实际上是一个梯形。 以TOP层为例，当铜箔厚度为1OZ时，梯形的上底边比下底边短1MIL。 例如，如果线宽为5MIL，则顶边和底边约为4MIL，底边和底边约为5MIL。 顶部和底部边缘之间的差异与铜厚有关。 下表显示了不同条件下梯形顶部和底部的关系。

What is impedance control how to perform impedance control on PCB

介电常数：半固化片的介电常数与厚度有关。 下表显示了不同类型半固化片的厚度和介电常数参数：

What is impedance control how to perform impedance control on PCB

板的介电常数与所用的树脂材料有关。 FR4板的介电常数为4.2—4.7，随着频率的增加而减小。

介电损耗因数：介电材料在交变电场作用下，因发热和能量消耗而产生的损耗称为介电损耗，通常用介电损耗因数Tanδ表示。 S1141A 的典型值为 0.015。

保证加工的最小线宽和线距：4mil/4mil。

阻抗计算工具介绍：

当我们了解了多层板的结构，掌握了所需的参数后，就可以通过EDA软件计算出阻抗。 你可以用Allegro来做这个，但是我推荐Polar SI9000，它是计算特征阻抗的好工具，现在很多PCB厂都在使用。

在计算差分线和单端线的内部信号的特征阻抗时，您会发现Polar SI9000 和Allegro 之间仅因某些细节（例如导线横截面的形状）存在细微差别。 但是，如果是计算Surface信号的特征阻抗，我建议你选择Coated模型而不是Surface模型，因为这种模型考虑了阻焊层的存在，所以结果会更准确。 以下是使用 Polar SI9000 计算的考虑阻焊层的表面差分线路阻抗的部分截图：

What is impedance control how to perform impedance control on PCB

由于阻焊层的厚度不容易控制，因此也可以使用近似方法，如电路板制造商推荐的：从表面模型计算中减去特定值。 建议差分阻抗负8欧，单端阻抗负2欧。

对布线的差分 PCB 要求

(1)确定接线方式、参数和阻抗计算。 线路走线有两种差分模式：外层微带线差分模式和内层带状线差分模式。 阻抗可以通过相关的阻抗计算软件（如POLAR-SI9000）或阻抗计算公式通过合理的参数设置来计算。

(2) 平行等距线。 确定线宽和间距，布线时严格按照计算出的线宽和间距。 两条线之间的间距必须始终保持不变，即保持平行。 There are two ways of parallelism: one is that the two lines walk in the same side-by-side layer, and the other is that the two lines walk in the over-under layer. 一般尽量避免使用层间差异信号，即因为在实际PCB加工过程中，由于级联叠层对位精度远低于规定的蚀刻精度，并且在叠层过程中存在介电损耗，不能保证差线间距等于层间电介质的厚度，会引起层间差值的阻抗变化。 建议尽量使用同一层内的差异。