कसे नियंत्रित करावे पीसीबी प्रतिबाधा?

Without impedance control, considerable signal reflection and distortion will be caused, resulting in design failure. पीसीआय बस, पीसीआय-ई बस, यूएसबी, इथरनेट, डीडीआर मेमरी, एलव्हीडीएस सिग्नल इत्यादी सामान्य सिग्नल, सर्वांना प्रतिबाधा नियंत्रण आवश्यक आहे. Impedance control ultimately needs to be realized through PCB design, which also puts forward higher requirements for PCB board technology. After communication with PCB factory and combined with the use of EDA software, the impedance of wiring is controlled according to the requirements of signal integrity.

संबंधित प्रतिबाधा मूल्य मिळविण्यासाठी वेगवेगळ्या वायरिंग पद्धतींची गणना केली जाऊ शकते.

Microstrip lines

• यात जमिनीच्या विमानासह वायरची पट्टी आणि मध्यभागी डायलेक्ट्रिक असते. जर डायलेक्ट्रिक कॉन्स्टंट, रेषेची रुंदी आणि ग्राउंड प्लेनपासून त्याचे अंतर नियंत्रित करता येते, तर त्याची वैशिष्ट्यपूर्ण प्रतिबाधा नियंत्रणीय आहे आणि अचूकता ± 5%च्या आत असेल.

What is impedance control how to perform impedance control on PCB

पट्टी

रिबन लाईन म्हणजे दोन संचालक विमानांमधील डायलेक्ट्रिकच्या मध्यभागी तांब्याची पट्टी. If the thickness and width of the line, the dielectric constant of the medium, and the distance between the ground planes of the two layers are controllable, the characteristic impedance of the line is controllable, and the accuracy is within 10%.

What is impedance control how to perform impedance control on PCB

The structure of multi-layer board:

पीसीबी प्रतिबाधा चांगल्या प्रकारे नियंत्रित करण्यासाठी, पीसीबीची रचना समजून घेणे आवश्यक आहे:

सहसा ज्याला आपण मल्टीलेअर बोर्ड म्हणतो ते कोर प्लेट आणि सेमी सॉलिफाइड शीटपासून बनलेले असतात जे एकमेकांसह लॅमिनेटेड असतात. कोर बोर्ड एक कठोर, विशिष्ट जाडी, दोन ब्रेड कॉपर प्लेट आहे, जे मुद्रित बोर्डची मूलभूत सामग्री आहे. And the semi-cured piece constitutes the so-called infiltration layer, plays the role of bonding the core plate, although there is a certain initial thickness, but in the process of pressing its thickness will occur some changes.

सहसा मल्टीलेयरचे सर्वात बाहेरचे दोन डायलेक्ट्रिक लेयर्स ओले थर असतात आणि या दोन लेयर्सच्या बाहेरील बाजूस कॉपर फॉइलचे वेगळे लेयर वापरले जातात. बाह्य तांबे फॉइल आणि आतील तांबे फॉइलचे मूळ जाडीचे तपशील साधारणपणे 0.5oz, 1OZ, 2OZ (1OZ सुमारे 35um किंवा 1.4mil आहे), परंतु पृष्ठभागाच्या उपचारांच्या मालिकेनंतर, बाह्य तांबे फॉइलची अंतिम जाडी साधारणपणे सुमारे वाढेल 1 ओझेड. आतील तांबे फॉइल कोर प्लेटच्या दोन्ही बाजूंना तांबे पांघरूण आहे. अंतिम जाडी मूळ जाडीपेक्षा थोडी वेगळी आहे, परंतु सामान्यत: खोदकामामुळे अनेक उम कमी होते.

The outermost layer of the multilayer board is the welding resistance layer, which is what we often say “green oil”, of course, it can also be yellow or other colors. The thickness of the solder resistance layer is generally not easy to determine accurately. The area without copper foil on the surface is slightly thicker than the area with copper foil, but because of the lack of copper foil thickness, so the copper foil is still more prominent, when we touch the printed board surface with our fingers can feel.

जेव्हा मुद्रित बोर्डची विशिष्ट जाडी बनविली जाते, एकीकडे, साहित्याच्या मापदंडांची वाजवी निवड आवश्यक असते, दुसरीकडे, अर्ध-बरे शीटची अंतिम जाडी सुरुवातीच्या जाडीपेक्षा लहान असेल. खालील एक सामान्य 6-स्तर लॅमिनेटेड रचना आहे:

What is impedance control how to perform impedance control on PCB

PCB parameters:

Different PCB plants have slight differences in PCB parameters. Through communication with circuit board plant technical support, we obtained some parameter data of the plant:

पृष्ठभाग तांबे फॉइल:

There are three thicknesses of copper foil that can be used: 12um, 18um and 35um. पूर्ण केल्यानंतर अंतिम जाडी सुमारे 44um, 50um आणि 67um आहे.

कोर प्लेट: एस 1141 ए, मानक एफआर -4, दोन ब्रेड कॉपर प्लेट्स सामान्यतः वापरल्या जातात. निर्मात्याशी संपर्क साधून पर्यायी वैशिष्ट्ये निश्चित केली जाऊ शकतात.

Semi-cured tablet:

तपशील (मूळ जाडी) 7628 (0.185 मिमी), 2116 (0.105 मिमी), 1080 (0.075 मिमी), 3313 (0.095 मिमी) आहेत. दाबल्यानंतर प्रत्यक्ष जाडी साधारणपणे मूळ मूल्यापेक्षा 10-15um कमी असते. एकाच घुसखोरीच्या थरासाठी जास्तीत जास्त 3 सेमी-क्युरेड टॅब्लेट वापरता येतील आणि 3 सेमी-क्युरेड टॅब्लेटची जाडी समान असू शकत नाही, कमीतकमी अर्ध्या बरा झालेल्या टॅब्लेटचा वापर केला जाऊ शकतो, परंतु काही उत्पादकांनी कमीतकमी दोन वापरणे आवश्यक आहे . जर अर्ध-बरे झालेल्या तुकड्याची जाडी पुरेशी नसेल, तर कोर प्लेटच्या दोन्ही बाजूंचा तांब्याचा फॉइल खोदला जाऊ शकतो आणि नंतर अर्ध-ठीक केलेला तुकडा दोन्ही बाजूंनी बांधला जाऊ शकतो, जेणेकरून जाड घुसखोरीचा थर होऊ शकतो साध्य केले.

प्रतिकार वेल्डिंग थर:

कॉपर फॉइलवरील सोल्डर रेझिस्ट लेयरची जाडी C2≈8-10um आहे. तांबे फॉइलशिवाय पृष्ठभागावर सोल्डर रेझिस्ट लेयरची जाडी सी 1 आहे, जी पृष्ठभागावर तांब्याच्या जाडीनुसार बदलते. जेव्हा पृष्ठभागावर तांब्याची जाडी 45um, C1≈13-15um, आणि पृष्ठभागावर तांब्याची जाडी 70um, C1≈17-18um असते.

ट्रॅव्हर्स विभाग:

आम्हाला वाटेल की वायरचा क्रॉस सेक्शन एक आयत आहे, परंतु प्रत्यक्षात तो ट्रॅपेझॉइड आहे. टॉप लेयरचे उदाहरण म्हणून घ्या, जेव्हा कॉपर फॉइलची जाडी 1OZ असते, तेव्हा ट्रॅपेझॉइडचा वरचा खालचा किनारा खालच्या खालच्या काठापेक्षा 1MIL लहान असतो. उदाहरणार्थ, जर ओळीची रुंदी 5MIL असेल, तर वरच्या आणि खालच्या बाजू सुमारे 4MIL आणि तळाच्या आणि खालच्या बाजू सुमारे 5MIL आहेत. वरच्या आणि खालच्या कडा मधील फरक तांब्याच्या जाडीशी संबंधित आहे. खालील सारणी वेगवेगळ्या परिस्थितीत ट्रॅपेझॉइडच्या वरच्या आणि खालच्या दरम्यानचा संबंध दर्शवते.

What is impedance control how to perform impedance control on PCB

परमिटिव्हिटी: अर्ध-बरे शीट्सची परवानगीक्षमता जाडीशी संबंधित आहे. खालील सारणी वेगवेगळ्या प्रकारच्या अर्ध-बरे शीट्सची जाडी आणि परवानगीची मापदंड दर्शवते:

What is impedance control how to perform impedance control on PCB

प्लेटचे डायलेक्ट्रिक स्थिरांक वापरलेल्या राळ सामग्रीशी संबंधित आहे. FR4 प्लेटचे डायलेक्ट्रिक स्थिरांक 4.2 – 4.7 आहे आणि वारंवारतेच्या वाढीसह कमी होते.

डायलेक्ट्रिक लॉस फॅक्टर: इलेक्ट्रिक फील्डच्या क्रियेखाली डायलेक्ट्रिक मटेरियल, उष्णता आणि ऊर्जेच्या वापरामुळे डायलेक्ट्रिक लॉस म्हणतात, सहसा डायलेक्ट्रिक लॉस फॅक्टर टॅन expressed द्वारे व्यक्त केले जाते. S1141A चे ठराविक मूल्य 0.015 आहे.

मशीनिंग सुनिश्चित करण्यासाठी किमान ओळीची रुंदी आणि रेषा अंतर: 4mil/4mil.

प्रतिबाधा गणना साधन परिचय:

जेव्हा आपण मल्टीलेअर बोर्डची रचना समजून घेतो आणि आवश्यक पॅरामीटर्सवर प्रभुत्व मिळवतो, तेव्हा आम्ही ईडीए सॉफ्टवेअरद्वारे प्रतिबाधाची गणना करू शकतो. आपण हे करण्यासाठी एलेग्रो वापरू शकता, परंतु मी पोलर एसआय 9000 ची शिफारस करतो, जे वैशिष्ट्यपूर्ण प्रतिबाधा मोजण्यासाठी एक चांगले साधन आहे आणि आता अनेक पीसीबी कारखान्यांद्वारे वापरले जाते.

विभेदक रेषा आणि सिंगल टर्मिनल लाईन या दोन्हीच्या आतील सिग्नलच्या वैशिष्ट्यपूर्ण प्रतिबाधाची गणना करताना, आपल्याला वायरच्या क्रॉस सेक्शनच्या आकारासारख्या काही तपशीलांमुळे पोलर एसआय 9000 आणि एलेग्रोमध्ये फक्त थोडा फरक आढळेल. तथापि, जर सरफेस सिग्नलच्या वैशिष्ट्यपूर्ण प्रतिबाधाची गणना करायची असेल तर, मी सुचवितो की आपण पृष्ठभागाच्या मॉडेलऐवजी लेपित मॉडेल निवडा, कारण असे मॉडेल सोल्डर रेझिस्टन्स लेयरचे अस्तित्व विचारात घेतात, त्यामुळे परिणाम अधिक अचूक असतील. सोल्डर रेझिस्टन्स लेयरचा विचार करून ध्रुवीय SI9000 सह गणना केलेल्या पृष्ठभागाच्या अंतर ओळ प्रतिबाधाचा आंशिक स्क्रीनशॉट खालीलप्रमाणे आहे:

What is impedance control how to perform impedance control on PCB

सोल्डर रेझिस्ट लेयरची जाडी सहजपणे नियंत्रित होत नसल्याने, बोर्ड निर्मात्याच्या शिफारशीनुसार अंदाजे दृष्टिकोन देखील वापरला जाऊ शकतो: पृष्ठभाग मॉडेल गणनामधून विशिष्ट मूल्य वजा करा. अशी शिफारस केली जाते की विभेदक प्रतिबाधा उणे 8 ओम आणि एकल-अंत प्रतिबाधा उणे 2 ओम असावी.

वायरिंगसाठी विभेदक पीसीबी आवश्यकता

(1) वायरिंग मोड, मापदंड आणि प्रतिबाधा गणना निर्धारित करा. लाइन रूटिंगसाठी दोन प्रकारचे फरक मोड आहेत: बाह्य स्तर मायक्रोस्ट्रिप लाइन फरक मोड आणि आतील स्तर पट्टी लाइन फरक मोड. प्रतिबाधाची गणना संबंधित प्रतिबाधा गणना सॉफ्टवेअर (जसे की POLAR-SI9000) किंवा प्रतिबाधा गणना सूत्राद्वारे वाजवी पॅरामीटर सेटिंगद्वारे केली जाऊ शकते.

(2) समांतर सममितीय रेषा. रेषा रुंदी आणि अंतर निश्चित करा आणि रूटिंग करताना गणना केलेल्या ओळीची रुंदी आणि अंतर काटेकोरपणे पाळा. दोन ओळींमधील अंतर नेहमी अपरिवर्तित राहिले पाहिजे, म्हणजे समांतर ठेवण्यासाठी. There are two ways of parallelism: one is that the two lines walk in the same side-by-side layer, and the other is that the two lines walk in the over-under layer. साधारणपणे स्तरांमधील फरक सिग्नल वापरणे टाळण्याचा प्रयत्न करा, कारण पीसीबीच्या प्रत्यक्ष प्रक्रियेत प्रक्रियेत, कॅस्केडिंगमुळे लॅमिनेटेड संरेखन अचूकता एचिंग सुस्पष्टता दरम्यान प्रदान केलेल्यापेक्षा खूप कमी आहे आणि लॅमिनेटेड डायलेक्ट्रिक लॉस प्रक्रियेत, फरक हमी देऊ शकत नाही रेषा अंतर इंटरलेयर डायलेक्ट्रिकच्या जाडीच्या बरोबरीचे आहे, प्रतिबाधा बदलाच्या फरकाच्या थरांमध्ये फरक निर्माण करेल. शक्य तितक्या समान लेयरमध्ये फरक वापरण्याची शिफारस केली जाते.