कसरी नियन्त्रण गर्ने पीसीबी प्रतिबाधा?

प्रतिबाधा नियन्त्रण बिना, काफी संकेत प्रतिबिम्ब र विरूपण को कारण हुनेछ, डिजाइन विफलता को परिणामस्वरूप। सामान्य संकेतहरु, जस्तै PCI बस, PCI-E बस, USB, ईथरनेट, DDR मेमोरी, LVDS संकेत, आदि, सबै प्रतिबाधा नियन्त्रण को आवश्यकता छ। प्रतिबाधा नियन्त्रण अन्ततः पीसीबी डिजाइन, जो पनी पीसीबी बोर्ड टेक्नोलोजी को लागी उच्च आवश्यकताहरु लाई अगाडि राख्दछ को माध्यम बाट महसुस गर्न को लागी आवश्यक छ। पीसीबी कारखाना संग संचार र EDA सफ्टवेयर को उपयोग संग संयुक्त पछि, तारि of को प्रतिबाधा संकेत अखंडता को आवश्यकताहरु अनुसार नियन्त्रण गरीन्छ।

विभिन्न तारि methods विधिहरु समान प्रतिबाधा मूल्य प्राप्त गर्न को लागी गणना गर्न सकिन्छ।

माइक्रोस्ट्रिप लाइनहरु

• यो जमीन को विमान र बीचमा ढांकता हुआ संग तार को एक पट्टी को हुन्छ। यदि ढांकतात्मक स्थिर, लाइन को चौडाइ, र भुइँ विमान बाट यसको दूरी नियन्त्रण योग्य छन्, तब यसको विशेषता प्रतिबाधा नियन्त्रणयोग्य छ, र सटीकता ± 5%भित्र हुनेछ।

के प्रतिबाधा नियन्त्रण पीसीबी मा प्रतिबाधा नियन्त्रण कसरी प्रदर्शन गर्ने हो

स्ट्रिपलाइन

एक रिबन लाइन दुई संचालन विमानहरु को बीच ढांकता को बीच मा तांबे को एक पट्टी हो। यदि लाइन को मोटाई र चौडाइ, मध्यम को ढांकतात्मक लगातार, र दुई परतहरु को जमीन विमानहरु को बीच को दूरी नियन्त्रण योग्य छन्, लाइन को विशेषता प्रतिबाधा नियन्त्रण योग्य छ, र सटीकता १०%भित्र छ।

के प्रतिबाधा नियन्त्रण पीसीबी मा प्रतिबाधा नियन्त्रण कसरी प्रदर्शन गर्ने हो

बहु-तह बोर्ड को संरचना:

आदेश मा राम्रो संग पीसीबी प्रतिबाधा नियन्त्रण गर्न को लागी, यो पीसीबी को संरचना बुझ्न आवश्यक छ:

सामान्यतया के हामी multilayer बोर्ड कल कोर प्लेट र अर्ध ठोस पाना एक अर्का संग सँगै टुक्रा टुक्रा गरीएको हो। कोर बोर्ड एक कडा, विशिष्ट मोटाई, दुई रोटी तामा प्लेट, जो मुद्रित बोर्ड को आधारभूत सामाग्री हो। र अर्ध ठीक टुक्रा तथाकथित घुसपैठ परत गठन, कोर प्लेट सम्बन्ध को भूमिका खेल्छ, यद्यपि त्यहाँ एक निश्चित प्रारम्भिक मोटाई छ, तर यसको मोटाई थिच्ने प्रक्रिया मा केहि परिवर्तन हुनेछ।

सामान्यतया एक multilayer को बाहिरी भाग दुई ढांकता हुआ परतहरु गीला तहहरु छन्, र अलग तामा पन्नी परतहरु बाहिरी तामा पन्नी को रूप मा यी दुई तहहरु को बाहिर प्रयोग गरीन्छ। बाहिरी तामा पन्नी र भित्री तामा पन्नी को मूल मोटाई विशिष्टता सामान्यतया 0.5oz, 1OZ, 2OZ (1OZ लगभग 35um वा 1.4mil हो), तर सतह उपचार को एक श्रृंखला पछि, बाहिरी तामा पन्नी को अन्तिम मोटाई सामान्यतया को बारे मा वृद्धि हुनेछ 1OZ। भित्री तामा पन्नी कोर प्लेट को दुबै छेउमा तामा कभर छ। अन्तिम मोटाई मूल मोटाई बाट थोरै फरक छ, तर यो सामान्यतया धेरै उम को कारण नक़्क़ाशी को लागी कम हुन्छ।

Multilayer बोर्ड को सबैभन्दा बाहिरी तह वेल्डिंग प्रतिरोध तह हो, जुन हामी प्रायः “हरियो तेल” भन्छौं, निस्सन्देह, यो पहेँलो वा अन्य रंगहरु पनि हुन सक्छ। मिलाप प्रतिरोध तह को मोटाई सामान्यतया सही निर्धारण गर्न सजिलो छैन। सतह मा तांबे पन्नी बिना क्षेत्र तांबे पन्नी संग क्षेत्र को तुलना मा थोरै मोटो छ, तर तांबे पन्नी मोटाई को कमी को कारण, तांबे पन्नी अझै पनी प्रमुख छ, जब हामी हाम्रा औंलाहरु संग छापिएको बोर्ड सतह छुन्छ।

जब छापिएको बोर्ड को एक विशेष मोटाई बनाइन्छ, एक हात मा, सामाग्री मापदण्डहरु को उचित छनौट आवश्यक छ, अर्कोतर्फ, अर्ध-ठीक पाना को अन्तिम मोटाई प्रारम्भिक मोटाई भन्दा सानो हुनेछ। निम्न एक सामान्य 6-परत टुक्रा टुक्रा संरचना हो:

के प्रतिबाधा नियन्त्रण पीसीबी मा प्रतिबाधा नियन्त्रण कसरी प्रदर्शन गर्ने हो

पीसीबी मापदण्डहरु:

विभिन्न पीसीबी बिरुवाहरु पीसीबी मापदण्डहरु मा थोरै फरक छ। सर्किट बोर्ड संयन्त्र प्राविधिक सहयोग संग संचार को माध्यम बाट, हामी बिरुवा को केहि प्यारामिटर डाटा प्राप्त:

सतह तांबे पन्नी:

त्यहाँ तांबे पन्नी को तीन मोटाई हो कि प्रयोग गर्न सकिन्छ: १२um, १umum र ३५um। परिष्करण पछि अन्तिम मोटाई को बारे मा 44um, 50um र 67um छ।

कोर प्लेट: S1141A, मानक FR-4, दुई रोटी तामा प्लेट सामान्यतया प्रयोग गरीन्छ। वैकल्पिक निर्दिष्टीकरण निर्माता संग सम्पर्क गरेर निर्धारित गर्न सकिन्छ।

अर्ध निको ट्याब्लेट:

निर्दिष्टीकरण (मूल मोटाई) 7628 (0.185mm), 2116 (0.105mm), 1080 (0.075mm), 3313 (0.095mm) हुन्। दबाइ पछि वास्तविक मोटाई सामान्यतया 10-15um मूल मूल्य भन्दा कम को बारे मा छ। अधिकतम ३ अर्ध-ठीक ट्याब्लेट एकै घुसपैठ तह को लागी प्रयोग गर्न सकिन्छ, र ३ अर्ध-ठीक ट्याब्लेटको मोटाई एउटै हुन सक्दैन, कम्तीमा एक आधा निको ट्याब्लेट प्रयोग गर्न सकिन्छ, तर केहि निर्माताहरु कम्तीमा दुई प्रयोग गर्नु पर्छ । यदि अर्ध-ठीक टुक्रा को मोटाई पर्याप्त छैन, कोर प्लेट को दुबै छेउमा तांबे पन्नी बन्द etched गर्न सकिन्छ, र तब अर्ध-ठीक टुक्रा दुवै पक्षमा बन्धन गर्न सकिन्छ, ताकि एक मोटो घुसपैठ तह हुन सक्छ। पाएको।

प्रतिरोध वेल्डिंग तह:

तामा पन्नी मा मिलाप प्रतिरोध तह को मोटाई C2≈8-10um छ। तामा पन्नी बिना सतह मा मिलाप प्रतिरोध तह को मोटाई C1 हो, जो सतह मा तामा को मोटाई संग फरक हुन्छ। जब सतह मा तामा को मोटाई 45um, C1≈13-15um, र जब सतह मा तामा को मोटाई 70um, C1≈17-18um हुन्छ।

ट्राभर्स खण्ड:

हामीलाई लाग्छ कि एक तार को क्रस खण्ड एक आयत हो, तर यो वास्तव मा एक trapezoid छ। एक उदाहरण को रूप मा शीर्ष तह लिदै, जब तामा पन्नी को मोटाई 1OZ हो, trapezoid को माथिल्लो तल्लो किनारा तल्लो तल्लो किनारा भन्दा १MIL छोटो छ। उदाहरण को लागी, यदि लाइन चौडाई 5MIL हो, तब माथिल्लो र तल्लो पक्षहरु को बारे मा 4MIL र तल र तल को पक्षहरु को बारे मा 5MIL हो। माथिल्लो र तल्लो किनाराहरु बीचको फरक तामाको मोटाई संग सम्बन्धित छ। निम्न तालिका बिभिन्न सर्तहरु अन्तर्गत trapezoid को माथि र तल को बीच सम्बन्ध देखाउँछ।

के प्रतिबाधा नियन्त्रण पीसीबी मा प्रतिबाधा नियन्त्रण कसरी प्रदर्शन गर्ने हो

Permittivity: अर्ध ठीक पानाहरु को permittivity मोटाई संग सम्बन्धित छ। निम्न तालिका अर्ध ठीक पानाहरु को विभिन्न प्रकार को मोटाई र permittivity मापदण्ड देखाउँछ:

के प्रतिबाधा नियन्त्रण पीसीबी मा प्रतिबाधा नियन्त्रण कसरी प्रदर्शन गर्ने हो

प्लेट को ढांकतात्मक लगातार प्रयोग गरिएको राल सामाग्री संग सम्बन्धित छ। FR4 प्लेट को ढांकतात्मक लगातार 4.2 – 4.7, र आवृत्ति को वृद्धि संग घट्छ।

डाइइलेक्ट्रिक हानि कारक: बिजुली क्षेत्र को वैकल्पिक कार्य को तहत ढांकता हुआ सामग्री, गर्मी र ऊर्जा को खपत को कारण लाई ढुवानी हानि भनिन्छ, सामान्यतया ढांकता घाटा कारक द्वारा व्यक्त Tan। S1141A को लागी सामान्य मान 0.015 हो।

न्यूनतम लाइन चौडाइ र लाइन दूरी मशीनिंग सुनिश्चित गर्न: 4mil/4mil।

प्रतिबाधा गणना उपकरण परिचय:

जब हामी multilayer बोर्ड को संरचना बुझ्न र आवश्यक मापदण्डहरु मास्टर, हामी EDA सफ्टवेयर को माध्यम बाट प्रतिबाधा गणना गर्न सक्नुहुन्छ। तपाइँ यो गर्न को लागी एलेग्रो को उपयोग गर्न सक्नुहुन्छ, तर म ध्रुवीय SI9000 को सिफारिश गर्दछु, जो विशेषता प्रतिबाधा को गणना को लागी एक राम्रो उपकरण हो र अब धेरै पीसीबी कारखानाहरु द्वारा प्रयोग गरीन्छ।

जब दुबै विभेद रेखा र एकल टर्मिनल लाइन को भित्री संकेत को विशेषता प्रतिबाधा गणना, तपाइँ मात्र ध्रुवीय SI9000 र एलेग्रो को बीचमा केहि विवरण को लागी, जस्तै तार को क्रस सेक्शन को आकार को रूप मा एक सानो फरक पाउनुहुनेछ। जे होस्, यदि यो सतह संकेत को विशेषता प्रतिबाधा को गणना गर्न को लागी हो, मँ सुझाव दिन्छु कि तपाइँ सतह मोडेल को सट्टा लेपित मोडेल छान्नुहोस्, किनकि त्यस्ता मोडेलहरु खाता मिलाप प्रतिरोध तह को अस्तित्व मा लिन्छन्, त्यसैले परिणामहरु अधिक सटीक हुनेछन्। तल ध्रुवीय SI9000 संग मिलाप प्रतिरोध तह लाई विचार गरीएको सतह अंतर रेखा प्रतिबाधा को एक आंशिक स्क्रीनशट हो:

के प्रतिबाधा नियन्त्रण पीसीबी मा प्रतिबाधा नियन्त्रण कसरी प्रदर्शन गर्ने हो

मिलाप प्रतिरोध तह को मोटाई सजिलै संग नियन्त्रण गर्न सकिदैन, एक अनुमानित दृष्टिकोण पनि प्रयोग गर्न सकिन्छ, बोर्ड निर्माता द्वारा सिफारिश अनुसार: सतह मोडेल गणना बाट एक विशिष्ट मान घटाउनुहोस्। यो सिफारिश गरिन्छ कि अंतर प्रतिबाधा माइनस oh ओम र एकल-अन्त प्रतिबाधा माइनस २ ओम हुन।

वायरिंग को लागी विभेदक पीसीबी आवश्यकताहरु

(1) तारि mode मोड, मापदण्डहरु र प्रतिबाधा गणना निर्धारित गर्नुहोस्। लाइन मार्ग को लागी फरक मोड को दुई प्रकार छन्: बाहिरी परत microstrip लाइन फरक मोड र भित्री परत पट्टी लाइन फरक मोड। प्रतिबाधा सम्बन्धित प्रतिबाधा गणना सफ्टवेयर (जस्तै POLAR-SI9000) वा प्रतिबाधा गणना सूत्र उचित पैरामीटर सेटिंग को माध्यम बाट गणना गर्न सकिन्छ।

(२) समानांतर आइसोमेट्रिक रेखाहरु। लाइन चौडाइ र स्पेसिerm निर्धारण गर्नुहोस्, र सख्ती संग गणना लाइन चौडाई र रूटिंग जब दूरी को पालन गर्नुहोस्। दुई लाइनहरु को बीच को दूरी सधैं अपरिवर्तित रहनु पर्छ, त्यो हो, समानांतर राख्न को लागी। त्यहाँ समानता को दुई तरिकाहरु छन्: एउटा यो हो कि दुई लाइनहरु एउटै साइड बाय साइड लेयर मा हिड्छन्, र अर्को यो हो कि दुई लाइनहरु ओभर-अण्डर लेयरमा हिंड्छन्। सामान्यतया परतहरु को बीच फरक संकेत को उपयोग बाट बच्न को लागी प्रयास गर्नुहोस्, अर्थात् किनभने पीसीबी को प्रक्रिया मा वास्तविक प्रसंस्करण मा, कास्केडि la टुक्रा टुक्रा प align्क्तिबद्ध सटीकता को कारण धेरै कम एचिंग परिशुद्धता को बीच मा प्रदान गरीएको छ, र टुक्रा टुक्रा ढांकता घाटा को प्रक्रिया मा, फरक ग्यारेन्टी गर्न सक्दैनन् लाइन अन्तर इन्टरलेयर डाइलेक्ट्रिक को मोटाई बराबर छ, प्रतिबाधा परिवर्तन को फरक को परतहरु को बीच फरक को कारण हुनेछ। यो सम्भव भएसम्म एकै तह भित्र फरक को उपयोग गर्न को लागी सिफारिश गरीएको छ।