Komisyon Konsèy PCB rezime eksperyans desen:

(1): Lè w ap trase dyagram schematic, anotasyon nan PIN dwe itilize rezo NET olye ke tèks, otreman pral gen pwoblèm lè w ap gide konsepsyon PCB.

(2): Lè w ap trase dyagram nan schematic, nou dwe fè tout eleman yo gen anbalaj, otreman nou pa pral jwenn eleman yo lè w ap gide PCB la.

Gen kèk eleman pa ka jwenn nan bibliyotèk la se fè desen pwòp yo, an reyalite, li bon trase pwòp yo, finalman gen yon bibliyotèk, se sa ki pratik. Pou chanje non yon konpozan, kòmanse DOSYE / NEW – chwazi SCH LIB – a antre nan bibliyotèk la Pati koreksyon.

Plan an nan pake a eleman se menm bagay la tankou sa a, men chwazi PCB lib, ak fwontyè a nan eleman an se nan kouch nan TOPOverlay, ki se jòn.

(3) Pou chanje non eleman yo nan lòd, chwazi ZOUTI —e ANOTE anotasyon ANOTE epi chwazi lòd la

(4): anvan konvèti nan PCB, jenere rapò, sitou rezo tab chwazi DESIGN DESIGN – “Kreye Netlist pou kreye rezo tab

(5): Genyen tou pou tcheke règleman elektrik yo: chwazi ZOUTI ->>; ERC

(6): Lè sa a, PCB ka pwodwi. Si gen nenpòt erè nan pwosesis jenerasyon an, yo dwe modifye dyagram nan kòrèkteman epi resikle nan PCB

(7): PCB dwe premye etap byen, yo ta dwe fè liy lan kout ke posib, tankou kèk twou ke posib.

(8): Règ konsepsyon anvan desen liy: ZOUTI – Règ Design, RouTIng Kontrèn GAP 10 oswa 12, RouTIng VIA STYLE mete twou, maksimòm dyamèt ekstèn, minimòm dyamèt ekstèn, maksimòm dyamèt entèn, Gwosè a nan dyamèt la minimòm enteryè. Lajè kontrent kouche liy lan Lajè, Max ak min

(9): Lajè a nan liy lan desen se jeneralman 12MIL, yon sèk nan ekipman pou pouvwa ak fil tè se 120 oswa 100, ekipman pou pouvwa a ak tè nan fim nan se 50 oswa 40 oswa 30, fil la kristal yo ta dwe epè, li ta dwe mete pwochen nan mikro òdinatè sèl chip la, liy piblik la ta dwe epè, liy long distans la ta dwe epè, liy lan pa ka vire Ang dwat la ta dwe 45 degre, ekipman pou pouvwa a ak tè ak lòt siy yo dwe make nan TOPLAY. Pratik kab debogaj.

Si ou jwenn dyagram nan pa kòrèk, ou dwe premye chanje dyagram nan schematic, ak Lè sa a, sèvi ak dyagram nan schematic ranplase PCB la.

(10): ka opsyon anba a nan opsyon nan VIEW dwe mete nan pous oswa milimèt.

(11): Yo nan lòd yo amelyore anti-entèferans la nan tablo a, li pi bon yo finalman aplike kòb kwiv mete, chwazi icon nan kòb kwiv mete, yon bwat dyalòg parèt, Net OpTIon nan figi a yo chwazi rezo a konekte, ak de opsyon yo anba li ta dwe chwazi, HATCHING STYLE, chwazi fòm nan kouch kwiv, sa a o aza. GRID SIZE se espas ki genyen ant pwen yo GRID kwiv, ak lajè tras yo ta dwe konsistan avèk liy lan lajè nan PCB nou an. LOCKPrimiTIves ka chwazi, ak de lòt atik yo ka fè selon dyagram lan.