With the increasing speed of PCB Signal wiesselen, haut PCB Designer mussen d’Impedanz vu PCB Spuren verstoen a kontrolléieren. Corresponding to the shorter signal transmission times and higher clock rates of modern digital circuits, PCB traces are no longer simple connections, but transmission lines.

Wéi PCB Impedanz ze kontrolléieren

An der Praxis ass et noutwendeg d’Spuerimpedanz ze kontrolléieren wann d’digitale Randgeschwindegkeet 1ns iwwerschreift oder d’analog Frequenz méi wéi 300Mhz ass. Ee vun de Schlësselparameter vun enger PCB Spure ass seng charakteristesch Impedanz (d’Verhältnis vun der Spannung zum Stroum wéi d’Welle laanscht d’Signaltransmissiounslinn reest). Déi charakteristesch Impedanz vum Drot op gedréckte Circuit Board ass e wichtegen Index vum Circuit Board Design, besonnesch am PCB Design vun Héichfrequenz Circuit, et muss berécksiichtegt ginn ob d’charakteristesch Impedanz vum Drot konsequent ass mat der charakteristescher Impedanz erfuerdert vum Apparat oder Signal. This involves two concepts: impedance control and impedance matching. This paper focuses on impedance control and lamination design.

Impedanz Kontroll

EImpedance Controling, den Dirigent am Circuit Board wäert all Zort Signaltransmissioun hunn, fir d’Transmissiounsquote ze verbesseren a muss seng Frequenz erhéijen, wann d’Linn selwer wéinst Ätzung, Stackdicke, Drotbreedung an aner verschidde Faktore verursaacht Impedanzwäert änneren, d’Signalverzerrung. Dofir soll den Impedanzwäert vum Dirigent op der Héichgeschwindegkeet Circuit Board bannent engem bestëmmte Beräich kontrolléiert ginn, bekannt als “Impedanz Kontroll”.

The impedance of a PCB trace will be determined by its inductive and capacitive inductance, resistance, and conductivity coefficient. D’Haaptfaktoren, déi d’Impedanz vu PCB Drot beaflossen, sinn: d’Breet vum Kupferdraad, d’Dicke vum Kupferdraad, d’Dielektresch Konstant vum Medium, d’Dicke vum Medium, d’Dicke vum Pad, de Wee vum Buedemdrot, d’Verdrahtung ronderëm d’Verdrahtung , etc. PCB Impedanz reicht vu 25 op 120 ohm.

An der Praxis besteet eng PCB Iwwerdroungslinn normalerweis aus enger Spur, enger oder méi Referenzschichten, an Isoléiermaterial. Spuren a Schichten bilden d’Kontrollimpedanz. PCBS wäert dacks multilayereg sinn, an d’Kontrollimpedanz kann op verschidde Manéiere konstruéiert ginn. However, whatever method is used, the impedance value will be determined by its physical structure and the electrical properties of the insulating material:

Breet an Dicke vum Signalspur

The height of the core or prefill material on either side of the trace

Konfiguratioun vu Spure a Platte

Insulation constants of core and prefilled materials

PCB Iwwerdroungslinnen kommen an zwou Haaptformen: Microstrip a Stripline.

Microstrip:

Eng Mikrosträiflinn ass e Sträifleit mat engem Referenzfliger op nëmmen enger Säit, mat Uewen a Säiten ausgesat fir d’Loft (oder beschichtet), iwwer d’Uewerfläch vun der Isolatiounskonstante Er Circuit Board, mat der Energieversuergung oder de Buedem als Referenz. Wéi hei ënnendrënner:

Bemierkung: An der aktueller PCB Fabrikatioun beschicht de Board Hiersteller normalerweis d’Uewerfläch vum PCB mat enger Schicht gréngem Ueleg, also an der aktueller Impedanzberechnung gëtt de Modell hei ënnen normalerweis fir Uewerflächemikrosträifberechnung benotzt:

Sträif:

Eng Bandlinn ass e Band vum Drot, deen tëscht zwee Referenzfligeren plazéiert ass, wéi an der Figur hei drënner. Déi dielektresch Konstanten vun der dielektrescher representéiert duerch H1 an H2 kënnen anescht sinn.

The above two examples are only a typical demonstration of microstrip lines and ribbon lines. There are many kinds of specific microstrip lines and ribbon lines, such as coated microstrip lines, which are related to the specific laminated structure of PCB.

The equations used to calculate the characteristic impedances require complex mathematical calculations, usually using field solving methods, including boundary element analysis, so using the specialized impedance calculation software SI9000, all we need to do is control the parameters of the characteristic impedances:

Dielectric constant Er, wiring width W1, W2 (trapezoid), wiring thickness T and insulation layer thickness H.

W1, W2:

The calculated value must be within the red box. A sou weider.

SI9000 gëtt benotzt fir ze berechnen ob d’Impedanz Kontroll Ufuerderunge gerecht ginn:

Berechent als éischt d’Eenzel-Enn Impedanz Kontroll vun der DDR Datelinn:

TOP layer: 0.5oz copper thickness, 5MIL wire width, 3.8mil distance from the reference plane, dielectric constant 4.2. Wielt de Modell, ersetzt an de Parameteren, a wielt Lossless Berechnung, wéi an der Figur gewisen:

CoaTIng heescht coaTIng, a wann et keng CoaTIng ass, fëllt 0 an der Dicke an 1 an dielectric (dielectric konstant) (Loft).

Substrat steet fir Substratschicht, dat heescht dielektresch Schicht, allgemeng benotzt fr-4, Déck berechent mat Impedanzberechnungssoftware, dielektresch konstant 4.2 (Frequenz manner wéi 1GHz).

Click on Weight (oz) to set the thickness of the copper layer, which determines the thickness of the cable.

9. Prepreg/Core Konzept vun Isolatiounsschicht:

PP (Prepreg) ass eng Zort dielektrescht Material, besteet aus Glasfaser an Epoxyharz. Kär ass tatsächlech eng TYPE vu PP Medium, awer seng zwou Säiten si mat Kupferfolie bedeckt, wärend PP net. Wann Dir Multilayer Boards maacht, gi Kär a PP normalerweis zesumme benotzt, a PP gëtt benotzt fir tëscht Kär a Kär ze bannen.

10. Matière déi Opmierksamkeet am PCB Lamination Design brauchen

(1) Warpage Problem

De Schichtdesign vu PCB sollt symmetresch sinn, dat heescht d’Dicke vun der mëttlerer Schicht an d’Kupferschicht vun all Layer soll symmetresch sinn. Huelt sechs Schichten zum Beispill, d’Dicke vum Top-GND an dem Bottom-Power Medium sollt konsequent sinn mat der Dicke vum Kupfer, AN déi vum GND-L2 a L3-POWER Medium sollt konsequent mat der Dicke vum Kupfer sinn. Dëst wäert sech net verwéckelen wann Dir laminéiert.

(2) D’Signalschicht sollt enk mat dem ugrenzende Referenzfliger gekoppelt sinn (dat heescht, d’Mëttdicke tëscht der Signalschicht an der ugrenzender Kupferbeschichtungsschicht sollt ganz kleng sinn); Power Koffer Dressing a Buedem Kupfer Dressing solle enk gekoppelt sinn.

(3) Am Fall vu ganz héijer Geschwindegkeet kënnen zousätzlech Schichten derbäigesat ginn fir d’Signalschicht ze isoléieren, awer et gëtt empfohlen net méi Muechtschichten ze isoléieren, wat onnéideg Kaméidi Amëschung verursaache kann.

(4) D’Verdeelung vun typesche laminéierten Designschichten gëtt an der folgender Tabelle gewisen:

(5) Allgemeng Prinzipien vun der Schichtarrangement:

Ënnert der Komponent Uewerfläch (déi zweet Schicht) ass d’Buedemfliger, déi den Apparat Schutzschicht an d’Referenz Fliger fir déi iewescht Schichtkabel bitt;

All Signalschichten sinn sou wäit wéi méiglech niewent dem Buedemfliger.

Vermeit direkt Noperschaft tëscht zwou Signalschichten sou wäit wéi méiglech;

D’Haaptrei Energieversuergung soll sou benodeelegt wéi méiglech sinn;

D’Symmetrie vun der Laminatstruktur gëtt berécksiichtegt.

For the layer layout of the motherboard, it is difficult for the existing motherboard to control the parallel long-distance wiring, and the working frequency of the board level is above 50MHZ

(Fir Bedéngungen ënner 50MHZ, kuckt w.e.g. a entspaant Iech entspriechend), gëtt de Layoutprinzip virgeschloen:

Komponent Uewerfläch a Schweiß Uewerfläch si komplett Buedemfliger (Schëld);

Keng ugrenzend parallel Kabelschicht;

All Signalschichten sinn sou wäit wéi méiglech niewent dem Buedemfliger.

D’Schlësselsignal ass nieft der Formatioun a passéiert d’Segmentatiounszon net.