With the increasing speed of പിസിബി സിഗ്നൽ സ്വിച്ചിംഗ്, ഇന്നത്തെ പിസിബി ഡിസൈനർമാർക്ക് പിസിബി ട്രെയ്സുകളുടെ പ്രതിരോധം മനസ്സിലാക്കുകയും നിയന്ത്രിക്കുകയും വേണം. ഹ്രസ്വമായ സിഗ്നൽ ട്രാൻസ്മിഷൻ സമയവും ആധുനിക ഡിജിറ്റൽ സർക്യൂട്ടുകളുടെ ഉയർന്ന ക്ലോക്ക് നിരക്കും അനുസരിച്ച്, പിസിബി ട്രെയ്സുകൾ ഇനി ലളിതമായ കണക്ഷനുകളല്ല, ട്രാൻസ്മിഷൻ ലൈനുകളാണ്.

പിസിബി പ്രതിരോധം എങ്ങനെ നിയന്ത്രിക്കാം

പ്രായോഗികമായി, ഡിജിറ്റൽ മാർജിനൽ വേഗത 1n കവിയുമ്പോഴോ അനലോഗ് ആവൃത്തി 300Mhz കവിയുമ്പോഴോ ട്രെയ്സ് ഇംപെഡൻസ് നിയന്ത്രിക്കേണ്ടത് ആവശ്യമാണ്. ഒരു പിസിബി ട്രെയ്‌സിന്റെ പ്രധാന പാരാമീറ്ററുകളിലൊന്ന് അതിന്റെ സ്വഭാവ സവിശേഷതയാണ് (സിഗ്നൽ ട്രാൻസ്മിഷൻ ലൈനിൽ തരംഗം സഞ്ചരിക്കുമ്പോൾ വോൾട്ടേജിന്റെയും കറന്റിന്റെയും അനുപാതം). അച്ചടിച്ച സർക്യൂട്ട് ബോർഡിലെ വയറിന്റെ സ്വഭാവപരമായ ഇം‌പെഡൻസ് സർക്യൂട്ട് ബോർഡ് രൂപകൽപ്പനയുടെ ഒരു പ്രധാന സൂചികയാണ്, പ്രത്യേകിച്ച് ഉയർന്ന ആവൃത്തിയിലുള്ള സർക്യൂട്ടിന്റെ PCB രൂപകൽപ്പനയിൽ, ഉപകരണത്തിന്റെ അല്ലെങ്കിൽ സിഗ്നലിന് ആവശ്യമായ സ്വഭാവപരമായ പ്രതിരോധവുമായി വയറിന്റെ സ്വഭാവ പ്രതിരോധം പൊരുത്തപ്പെടുന്നുണ്ടോ എന്ന് പരിഗണിക്കണം. This involves two concepts: impedance control and impedance matching. This paper focuses on impedance control and lamination design.

ഇം‌പെഡൻസ് നിയന്ത്രണം

ഇംപെഡൻസ് കൺട്രോളിംഗ്, സർക്യൂട്ട് ബോർഡിലെ കണ്ടക്ടർക്ക് എല്ലാത്തരം സിഗ്നൽ ട്രാൻസ്മിഷനും ഉണ്ടായിരിക്കും, ട്രാൻസ്മിഷൻ നിരക്ക് മെച്ചപ്പെടുത്തുന്നതിനും അതിന്റെ ആവൃത്തി വർദ്ധിപ്പിക്കേണ്ടതുമാണ്, ലൈൻ കൊത്തിയെടുക്കൽ, സ്റ്റാക്കിംഗ് കനം, വയർ വീതി, മറ്റ് വ്യത്യസ്ത ഘടകങ്ങൾ എന്നിവ കാരണം പ്രതിരോധ മൂല്യം മാറ്റം, സിഗ്നൽ വ്യതിചലനം. അതിനാൽ, ഹൈ-സ്പീഡ് സർക്യൂട്ട് ബോർഡിലെ കണ്ടക്ടറുടെ ഇംപെഡൻസ് മൂല്യം ഒരു നിശ്ചിത പരിധിക്കുള്ളിൽ നിയന്ത്രിക്കണം, അത് “ഇംപെഡൻസ് കൺട്രോൾ” എന്നറിയപ്പെടുന്നു.

The impedance of a PCB trace will be determined by its inductive and capacitive inductance, resistance, and conductivity coefficient. പിസിബി വയറിംഗിന്റെ പ്രതിരോധത്തെ ബാധിക്കുന്ന പ്രധാന ഘടകങ്ങൾ ഇവയാണ്: ചെമ്പ് വയറിന്റെ വീതി, ചെമ്പ് വയറിന്റെ കനം, ഇടത്തരം വൈദ്യുത വൈദ്യുത സ്ഥിരാങ്കം, ഇടത്തരം കനം, പാഡിന്റെ കനം, ഗ്രൗണ്ട് വയറിന്റെ പാത, വയറിംഗിന് ചുറ്റുമുള്ള വയറിംഗ് , തുടങ്ങിയവ. പിസിബി പ്രതിരോധം 25 മുതൽ 120 ഓം വരെയാണ്.

പ്രായോഗികമായി, ഒരു പിസിബി ട്രാൻസ്മിഷൻ ലൈനിൽ സാധാരണയായി ഒരു ട്രെയ്സ്, ഒന്നോ അതിലധികമോ റഫറൻസ് ലെയറുകളും ഇൻസുലേഷൻ മെറ്റീരിയലുകളും അടങ്ങിയിരിക്കുന്നു. ട്രെയ്സുകളും പാളികളും നിയന്ത്രണ ഇംപെഡൻസ് ഉണ്ടാക്കുന്നു. പിസിബിഎസ് പലപ്പോഴും മൾട്ടി-ലെയറുകളായിരിക്കും, കൂടാതെ നിയന്ത്രണ ഇം‌പെഡൻസ് വിവിധ രീതികളിൽ നിർമ്മിക്കാൻ കഴിയും. However, whatever method is used, the impedance value will be determined by its physical structure and the electrical properties of the insulating material:

സിഗ്നൽ ട്രേസിന്റെ വീതിയും കനവും

The height of the core or prefill material on either side of the trace

ട്രേസിന്റെയും പ്ലേറ്റിന്റെയും കോൺഫിഗറേഷൻ

Insulation constants of core and prefilled materials

പിസിബി ട്രാൻസ്മിഷൻ ലൈനുകൾ രണ്ട് പ്രധാന രൂപങ്ങളിൽ വരുന്നു: മൈക്രോസ്ട്രിപ്പ്, സ്ട്രിപ്പ്ലൈൻ.

Microstrip:

ഒരു വശത്ത് മാത്രം റഫറൻസ് തലം ഉള്ള ഒരു സ്ട്രിപ്പ് കണ്ടക്ടറാണ് മൈക്രോസ്ട്രിപ്പ് ലൈൻ, മുകളിലും വശങ്ങളിലും വായു (അല്ലെങ്കിൽ പൂശിയത്), ഇൻസുലേഷൻ സ്ഥിരമായ എർ സർക്യൂട്ട് ബോർഡിന്റെ ഉപരിതലത്തിന് മുകളിൽ, വൈദ്യുതി വിതരണമോ ഗ്രൗണ്ടിംഗോ ഒരു റഫറൻസായി. ചുവടെ കാണിച്ചിരിക്കുന്നതുപോലെ:

കുറിപ്പ്: യഥാർത്ഥ പിസിബി നിർമ്മാണത്തിൽ, ബോർഡ് നിർമ്മാതാവ് സാധാരണയായി പിസിബിയുടെ ഉപരിതലം പച്ച എണ്ണയുടെ ഒരു പാളി ഉപയോഗിച്ച് പൂശുന്നു, അതിനാൽ യഥാർത്ഥ ഇംപെഡൻസ് കണക്കുകൂട്ടലിൽ, താഴെ കാണിച്ചിരിക്കുന്ന മോഡൽ സാധാരണയായി ഉപരിതല മൈക്രോസ്ട്രിപ്പ് ലൈൻ കണക്കുകൂട്ടലിന് ഉപയോഗിക്കുന്നു:

സ്ട്രിപ്പ്ലൈൻ:

ചുവടെയുള്ള ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, രണ്ട് റഫറൻസ് പ്ലാനുകൾക്കിടയിൽ സ്ഥാപിച്ചിരിക്കുന്ന വയറിന്റെ റിബൺ ആണ് റിബൺ ലൈൻ. H1 ഉം H2 ഉം പ്രതിനിധാനം ചെയ്യുന്ന വൈദ്യുത വൈദ്യുതധാരയുടെ ഡീലക്‌ട്രിക് കോൺസ്റ്റന്റുകൾ വ്യത്യസ്തമായിരിക്കും.

The above two examples are only a typical demonstration of microstrip lines and ribbon lines. There are many kinds of specific microstrip lines and ribbon lines, such as coated microstrip lines, which are related to the specific laminated structure of PCB.

The equations used to calculate the characteristic impedances require complex mathematical calculations, usually using field solving methods, including boundary element analysis, so using the specialized impedance calculation software SI9000, all we need to do is control the parameters of the characteristic impedances:

Dielectric constant Er, wiring width W1, W2 (trapezoid), wiring thickness T and insulation layer thickness H.

W1, W2:

The calculated value must be within the red box. അങ്ങനെയാണ്.

പ്രതിരോധ പ്രതിരോധ ആവശ്യകതകൾ നിറവേറ്റുന്നുണ്ടോ എന്ന് കണക്കാക്കാൻ SI9000 ഉപയോഗിക്കുന്നു:

ആദ്യം DDR ഡാറ്റാ ലൈനിന്റെ സിംഗിൾ-എൻഡ് ഇം‌പെഡൻസ് നിയന്ത്രണം കണക്കാക്കുക:

മുകളിലെ പാളി: 0.5oz ചെമ്പ് കനം, 5MIL വയർ വീതി, റഫറൻസ് തലത്തിൽ നിന്ന് 3.8mil ദൂരം, ഡീലക്‌ട്രിക് കോൺസ്റ്റന്റ് 4.2. മോഡൽ തിരഞ്ഞെടുത്ത്, പാരാമീറ്ററുകൾക്ക് പകരമായി, ചിത്രത്തിൽ കാണിച്ചിരിക്കുന്നതുപോലെ നഷ്ടമില്ലാത്ത കണക്കുകൂട്ടൽ തിരഞ്ഞെടുക്കുക:

CoaTIng എന്നാൽ coaTIng എന്നാണ് അർത്ഥമാക്കുന്നത്.

സബ്‌സ്‌ട്രേറ്റ് എന്നത് സബ്‌സ്‌ട്രേറ്റ് ലെയറിനെയാണ്, അതായത് ഡീലക്‌ട്രിക് ലെയർ, സാധാരണയായി fr-4, ഇംപെഡൻസ് കണക്കുകൂട്ടൽ സോഫ്‌റ്റ്‌വെയർ ഉപയോഗിച്ച് കണക്കാക്കിയ കനം, ഡീലക്‌ട്രിക് കോൺസ്റ്റന്റ് 4.2 (1GHz- ൽ കുറവ് ആവൃത്തി).

Click on Weight (oz) to set the thickness of the copper layer, which determines the thickness of the cable.

9. ഇൻസുലേഷൻ ലെയറിന്റെ പ്രിപ്രേഗ്/കോർ ആശയം:

ഗ്ലാസ് ഫൈബറും എപ്പോക്സി റെസിനും ചേർന്ന ഒരു തരം ഡീലക്‌ട്രിക് മെറ്റീരിയലാണ് പിപി (പ്രീപ്രേഗ്). കോർ യഥാർത്ഥത്തിൽ പിപി മീഡിയത്തിന്റെ ഒരു ടൈപ്പ് ആണ്, എന്നാൽ അതിന്റെ രണ്ട് വശങ്ങളും ചെമ്പ് ഫോയിൽ കൊണ്ട് മൂടിയിരിക്കുന്നു, അതേസമയം പിപി അല്ല. മൾട്ടി ലെയർ ബോർഡുകൾ നിർമ്മിക്കുമ്പോൾ, കോർ, പിപി എന്നിവ സാധാരണയായി ഒരുമിച്ച് ഉപയോഗിക്കുന്നു, കൂടാതെ കോർ കോർ, കോർ എന്നിവ തമ്മിൽ ബന്ധിപ്പിക്കാൻ PP ഉപയോഗിക്കുന്നു.

10. പിസിബി ലാമിനേഷൻ ഡിസൈനിൽ ശ്രദ്ധിക്കേണ്ട കാര്യങ്ങൾ

(1) വാർപേജ് പ്രശ്നം

പിസിബിയുടെ ലെയർ ഡിസൈൻ സമമിതിയായിരിക്കണം, അതായത് ഇടത്തരം പാളിയുടെ കനം, ഓരോ പാളിയുടെ ചെമ്പ് പാളിയും സമമിതി ആയിരിക്കണം. ഉദാഹരണത്തിന് ആറ് പാളികൾ എടുക്കുക, ടോപ്പ്-ജിഎൻഡി, താഴത്തെ-പവർ മീഡിയം എന്നിവയുടെ കനം ചെമ്പിന്റെ കട്ടിയുമായി പൊരുത്തപ്പെടണം, കൂടാതെ ജിഎൻഡി-എൽ 2, എൽ 3-പവർ മീഡിയം ചെമ്പിന്റെ കട്ടിയുമായി പൊരുത്തപ്പെടണം. ലാമിനേറ്റ് ചെയ്യുമ്പോൾ ഇത് വളയുകയില്ല.

(2) സിഗ്നൽ പാളി തൊട്ടടുത്തുള്ള റഫറൻസ് തലം (അതായത്, സിഗ്നൽ പാളിയും തൊട്ടടുത്തുള്ള ചെമ്പ് കോട്ടിംഗ് പാളിയും തമ്മിലുള്ള ഇടത്തരം കനം വളരെ ചെറുതായിരിക്കണം); പവർ കോപ്പർ ഡ്രസ്സിംഗും ഗ്രൗണ്ട് കോപ്പർ ഡ്രസ്സിംഗും കർശനമായി ബന്ധിപ്പിക്കണം.

(3) വളരെ ഉയർന്ന വേഗതയിൽ, സിഗ്നൽ പാളി വേർതിരിക്കുന്നതിന് അധിക പാളികൾ ചേർക്കാൻ കഴിയും, എന്നാൽ അനാവശ്യമായ ശബ്ദ ഇടപെടലിന് കാരണമായേക്കാവുന്ന ഒന്നിലധികം വൈദ്യുതി പാളികൾ ഒറ്റപ്പെടുത്തരുതെന്ന് ശുപാർശ ചെയ്യുന്നു.

(4) സാധാരണ ലാമിനേറ്റഡ് ഡിസൈൻ ലെയറുകളുടെ വിതരണം ഇനിപ്പറയുന്ന പട്ടികയിൽ കാണിച്ചിരിക്കുന്നു:

(5) ലെയർ ക്രമീകരണത്തിന്റെ പൊതുതത്ത്വങ്ങൾ:

ഘടകം ഉപരിതലം (രണ്ടാമത്തെ പാളി) താഴെയാണ് ഗ്രൗണ്ട് തലം, ഇത് ഉപകരണ സംരക്ഷണ പാളിയും മുകളിലെ പാളി വയറിംഗിനുള്ള റഫറൻസ് തലം നൽകുന്നു;

എല്ലാ സിഗ്നൽ പാളികളും കഴിയുന്നിടത്തോളം ഗ്രൗണ്ട് പ്ലേനിനോട് ചേർന്നാണ്.

കഴിയുന്നത്ര രണ്ട് സിഗ്നൽ പാളികൾ തമ്മിലുള്ള നേരിട്ടുള്ള സമീപനം ഒഴിവാക്കുക;

പ്രധാന വൈദ്യുതി വിതരണം കഴിയുന്നത്ര അടുത്തായിരിക്കണം;

ലാമിനേറ്റ് ഘടനയുടെ സമമിതി കണക്കിലെടുക്കുന്നു.

For the layer layout of the motherboard, it is difficult for the existing motherboard to control the parallel long-distance wiring, and the working frequency of the board level is above 50MHZ

(50MHZ- ൽ താഴെയുള്ള വ്യവസ്ഥകൾക്കായി, ദയവായി അത് റഫർ ചെയ്ത് ഉചിതമായി വിശ്രമിക്കുക), ലേoutട്ട് തത്വം നിർദ്ദേശിക്കപ്പെടുന്നു:

ഘടക ഉപരിതലവും വെൽഡിംഗ് ഉപരിതലവും പൂർണ്ണമായ ഗ്രൗണ്ട് പ്ലെയ്ൻ (ഷീൽഡ്) ആണ്;

തൊട്ടടുത്തുള്ള സമാന്തര വയറിംഗ് പാളി ഇല്ല;

എല്ലാ സിഗ്നൽ പാളികളും കഴിയുന്നിടത്തോളം ഗ്രൗണ്ട് പ്ലേനിനോട് ചേർന്നാണ്.

കീ സിഗ്നൽ രൂപീകരണത്തിന് തൊട്ടടുത്താണ്, കൂടാതെ സെഗ്മെന്റേഷൻ സോൺ കടക്കില്ല.