इलेक्ट्रॉनिक उपकरणांची संवेदनशीलता अधिकाधिक वाढत चालली आहे, ज्यासाठी उपकरणांमध्ये हस्तक्षेप विरोधी क्षमता मजबूत असणे आवश्यक आहे. त्यामुळे, पीसीबी डिझाइन अधिक कठीण झाले आहे. PCB ची हस्तक्षेप-विरोधी क्षमता कशी सुधारायची हा एक महत्त्वाचा मुद्दा बनला आहे ज्याकडे अनेक अभियंते लक्ष देतात. हा लेख PCB डिझाइनमध्ये आवाज आणि इलेक्ट्रोमॅग्नेटिक हस्तक्षेप कमी करण्यासाठी काही टिपा सादर करेल.

PCB डिझाइनमधील आवाज आणि इलेक्ट्रोमॅग्नेटिक हस्तक्षेप कमी करण्यासाठी खालील 24 टिपा आहेत, डिझाइनच्या वर्षानंतर सारांशित:

(1) हाय-स्पीड चिप्सऐवजी लो-स्पीड चिप्स वापरता येतात. मुख्य ठिकाणी हाय-स्पीड चिप्स वापरल्या जातात.

(2) कंट्रोल सर्किटच्या वरच्या आणि खालच्या कडांचा जंप रेट कमी करण्यासाठी एक रेझिस्टर मालिकेत जोडला जाऊ शकतो.

(३) रिले इत्यादीसाठी काही प्रकारचे ओलसर करण्याचा प्रयत्न करा.

(4) सर्वात कमी फ्रिक्वेन्सी घड्याळ वापरा जे सिस्टम आवश्यकता पूर्ण करते.

(5) घड्याळ जनरेटर घड्याळ वापरून उपकरणाच्या शक्य तितक्या जवळ आहे. क्वार्ट्ज क्रिस्टल ऑसिलेटरचे शेल ग्राउंड केले पाहिजे.

(६) घड्याळाच्या क्षेत्राला ग्राउंड वायरने बंद करा आणि घड्याळाची वायर शक्य तितकी लहान ठेवा.

(8) MCD चे निरुपयोगी टोक उच्च किंवा ग्राउंडशी जोडलेले असले पाहिजे किंवा आउटपुट एंड म्हणून परिभाषित केले पाहिजे आणि एकात्मिक सर्किटचा शेवट जो वीज पुरवठा ग्राउंडशी जोडला गेला पाहिजे तो जोडला गेला पाहिजे आणि तो फ्लोटिंग सोडू नये. .

(९) वापरात नसलेल्या गेट सर्किटचे इनपुट टर्मिनल सोडू नका. न वापरलेल्या ऑपरेशनल अॅम्प्लिफायरचे पॉझिटिव्ह इनपुट टर्मिनल ग्राउंड केलेले आहे आणि नकारात्मक इनपुट टर्मिनल आउटपुट टर्मिनलशी जोडलेले आहे.

(१०) मुद्रित फलकांसाठी, उच्च-फ्रिक्वेंसी सिग्नल्सचे बाह्य उत्सर्जन आणि जोडणी कमी करण्यासाठी 10-पट ओळींऐवजी 45-पट रेषा वापरण्याचा प्रयत्न करा.

(11) मुद्रित बोर्ड फ्रिक्वेंसी आणि वर्तमान स्विचिंग वैशिष्ट्यांनुसार विभाजित केले आहे आणि आवाज घटक आणि आवाज नसलेले घटक वेगळे असावेत.

(12) सिंगल-पॉइंट पॉवर आणि सिंगल-पॉइंट ग्राउंडिंग सिंगल आणि डबल पॅनेलसाठी वापरा. पॉवर लाइन आणि ग्राउंड लाईन शक्य तितक्या जाड असावी. जर अर्थव्यवस्था परवडणारी असेल तर, पॉवर सप्लाय आणि ग्राउंडचे कॅपेसिटिव्ह इंडक्टन्स कमी करण्यासाठी मल्टीलेयर बोर्ड वापरा.

(१३) घड्याळ, बस आणि चिप निवडक सिग्नल I/O लाईन्स आणि कनेक्टर्सपासून दूर असावेत.

(14) अॅनालॉग व्होल्टेज इनपुट लाइन आणि संदर्भ व्होल्टेज टर्मिनल डिजिटल सर्किट सिग्नल लाइनपासून, विशेषतः घड्याळापासून शक्य तितके दूर असावे.

(15) A/D उपकरणांसाठी, डिजिटल भाग आणि अॅनालॉग भाग क्रॉस करण्याऐवजी एकत्रित केले जातील.

(१६) I/O रेषेच्या लंब असलेल्या घड्याळाच्या रेषेत समांतर I/O रेषेपेक्षा कमी हस्तक्षेप असतो आणि घड्याळ घटक पिन I/O केबलपासून खूप दूर असतात.

(17) घटक पिन शक्य तितक्या लहान असाव्यात आणि डिकपलिंग कॅपेसिटर पिन शक्य तितक्या लहान असाव्यात.

(18) की लाइन शक्य तितकी जाड असावी आणि दोन्ही बाजूंनी संरक्षक जमीन जोडली जावी. हाय-स्पीड लाइन लहान आणि सरळ असावी.

(19) आवाजास संवेदनशील असलेल्या रेषा उच्च-वर्तमान, उच्च-स्पीड स्विचिंग लाईन्सच्या समांतर नसाव्यात.

(20) क्वार्ट्ज क्रिस्टलच्या खाली आणि आवाज-संवेदनशील उपकरणांखाली तारांना मार्ग देऊ नका.

(21) कमकुवत सिग्नल सर्किट्ससाठी, कमी-फ्रिक्वेंसी सर्किट्सच्या आसपास वर्तमान लूप बनवू नका.

(२२) सिग्नलवर लूप बनवू नका. ते अपरिहार्य असल्यास, लूप क्षेत्र शक्य तितके लहान करा.

(२३) प्रत्येक एकात्मिक सर्किटसाठी एक डिकपलिंग कॅपेसिटर. प्रत्येक इलेक्ट्रोलाइटिक कॅपेसिटरमध्ये एक लहान उच्च-फ्रिक्वेंसी बायपास कॅपेसिटर जोडणे आवश्यक आहे.

(२४) ऊर्जा साठवण कॅपेसिटर चार्ज करण्यासाठी आणि डिस्चार्ज करण्यासाठी इलेक्ट्रोलाइटिक कॅपेसिटरऐवजी मोठ्या-क्षमतेचे टॅंटलम कॅपेसिटर किंवा जुकू कॅपेसिटर वापरा. ट्यूबलर कॅपेसिटर वापरताना, केस ग्राउंड केला पाहिजे.