A sensibilidade do equipamento eletrônico está ficando cada vez mais alta, o que exige que o equipamento tenha uma capacidade anti-interferência mais forte. Portanto, PCB o design tornou-se mais difícil. Como melhorar a capacidade anti-interferência do PCB tornou-se uma das principais questões a que muitos engenheiros prestam atenção. Este artigo apresentará algumas dicas para reduzir o ruído e a interferência eletromagnética no design de PCB.

A seguir estão 24 dicas para reduzir ruído e interferência eletromagnética no design de PCB, resumidas após anos de design:

(1) Os chips de baixa velocidade podem ser usados ​​em vez dos chips de alta velocidade. Chips de alta velocidade são usados ​​em lugares-chave.

(2) Um resistor pode ser conectado em série para reduzir a taxa de salto das bordas superior e inferior do circuito de controle.

(3) Tente fornecer alguma forma de amortecimento para relés, etc.

(4) Use o relógio de frequência mais baixa que atenda aos requisitos do sistema.

(5) O gerador de relógio é o mais próximo possível do dispositivo que usa o relógio. A concha do oscilador de cristal de quartzo deve ser aterrada.

(6) Enclose the clock area with a ground wire and keep the clock wire as short as possible.

(8) The useless end of MCD should be connected to high, or grounded, or defined as the output end, and the end of the integrated circuit that should be connected to the power supply ground should be connected, and should not be left floating.

(9) Não deixe o terminal de entrada do circuito do gate que não está em uso. O terminal de entrada positivo do amplificador operacional não utilizado é aterrado e o terminal de entrada negativo é conectado ao terminal de saída.

(10) Para placas impressas, tente usar linhas de 45 dobras em vez de linhas de 90 para reduzir a emissão externa e o acoplamento de sinais de alta frequência.

(11) A placa impressa é particionada de acordo com a frequência e as características de comutação da corrente, e os componentes de ruído e não-ruído devem estar mais distantes um do outro.

(12) Use alimentação de ponto único e aterramento de ponto único para painéis simples e duplos. A linha de alimentação e a linha de aterramento devem ser o mais espessa possível. Se a economia for acessível, use uma placa multicamadas para reduzir a indutância capacitiva da fonte de alimentação e do aterramento.

(13) Os sinais de clock, barramento e seleção de chip devem estar longe das linhas de E / S e conectores.

(14) The analog voltage input line and the reference voltage terminal should be as far away as possible from the digital circuit signal line, especially the clock.

(15) For A/D devices, the digital part and the analog part would rather be unified than crossed.

(16) A linha de clock perpendicular à linha de E / S tem menos interferência do que a linha de E / S paralela, e os pinos do componente de relógio estão longe do cabo de E / S.

(17) The component pins should be as short as possible, and the decoupling capacitor pins should be as short as possible.

(18) The key line should be as thick as possible, and protective ground should be added on both sides. The high-speed line should be short and straight.

(19) Lines sensitive to noise should not be parallel to high-current, high-speed switching lines.

(20) Não direcione os fios sob o cristal de quartzo e sob dispositivos sensíveis a ruídos.

(21) Para circuitos de sinal fraco, não forme loops de corrente em torno de circuitos de baixa frequência.

(22) Não forme um loop no sinal. Se for inevitável, faça com que a área do loop seja a menor possível.

(23) One decoupling capacitor for each integrated circuit. A small high-frequency bypass capacitor must be added to each electrolytic capacitor.

(24) Use capacitores de tântalo de grande capacidade ou capacitores juku em vez de capacitores eletrolíticos para carregar e descarregar capacitores de armazenamento de energia. Ao usar capacitores tubulares, a caixa deve ser aterrada.