ਇਲੈਕਟ੍ਰਾਨਿਕ ਸਾਜ਼ੋ-ਸਾਮਾਨ ਦੀ ਸੰਵੇਦਨਸ਼ੀਲਤਾ ਵੱਧ ਤੋਂ ਵੱਧ ਹੁੰਦੀ ਜਾ ਰਹੀ ਹੈ, ਜਿਸ ਲਈ ਸਾਜ਼-ਸਾਮਾਨ ਨੂੰ ਮਜ਼ਬੂਤ ​​​​ਵਿਰੋਧੀ-ਵਿਰੋਧੀ ਸਮਰੱਥਾ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ। ਇਸ ਲਈ, ਪੀਸੀਬੀ ਡਿਜ਼ਾਇਨ ਹੋਰ ਮੁਸ਼ਕਲ ਹੋ ਗਿਆ ਹੈ. PCB ਦੀ ਦਖਲ-ਵਿਰੋਧੀ ਸਮਰੱਥਾ ਨੂੰ ਕਿਵੇਂ ਸੁਧਾਰਿਆ ਜਾਵੇ ਉਹ ਮੁੱਖ ਮੁੱਦਿਆਂ ਵਿੱਚੋਂ ਇੱਕ ਬਣ ਗਿਆ ਹੈ ਜਿਸ ਵੱਲ ਬਹੁਤ ਸਾਰੇ ਇੰਜੀਨੀਅਰ ਧਿਆਨ ਦਿੰਦੇ ਹਨ। ਇਹ ਲੇਖ ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸ਼ੋਰ ਅਤੇ ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਦਖਲ ਨੂੰ ਘਟਾਉਣ ਲਈ ਕੁਝ ਸੁਝਾਅ ਪੇਸ਼ ਕਰੇਗਾ।

ਪੀਸੀਬੀ ਡਿਜ਼ਾਈਨ ਵਿੱਚ ਸ਼ੋਰ ਅਤੇ ਇਲੈਕਟ੍ਰੋਮੈਗਨੈਟਿਕ ਦਖਲ ਨੂੰ ਘਟਾਉਣ ਲਈ ਹੇਠਾਂ ਦਿੱਤੇ 24 ਸੁਝਾਅ ਹਨ, ਡਿਜ਼ਾਈਨ ਦੇ ਸਾਲਾਂ ਬਾਅਦ ਸੰਖੇਪ:

(1) ਹਾਈ-ਸਪੀਡ ਚਿਪਸ ਦੀ ਬਜਾਏ ਘੱਟ-ਸਪੀਡ ਚਿਪਸ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਮੁੱਖ ਸਥਾਨਾਂ ‘ਤੇ ਹਾਈ-ਸਪੀਡ ਚਿਪਸ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।

(2) ਕੰਟਰੋਲ ਸਰਕਟ ਦੇ ਉਪਰਲੇ ਅਤੇ ਹੇਠਲੇ ਕਿਨਾਰਿਆਂ ਦੀ ਛਾਲ ਦੀ ਦਰ ਨੂੰ ਘਟਾਉਣ ਲਈ ਇੱਕ ਰੋਧਕ ਨੂੰ ਲੜੀ ਵਿੱਚ ਜੋੜਿਆ ਜਾ ਸਕਦਾ ਹੈ।

(3) ਰੀਲੇਅ ਆਦਿ ਲਈ ਡੈਪਿੰਗ ਦੇ ਕੁਝ ਰੂਪ ਪ੍ਰਦਾਨ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰੋ।

(4) ਸਭ ਤੋਂ ਘੱਟ ਬਾਰੰਬਾਰਤਾ ਵਾਲੀ ਘੜੀ ਦੀ ਵਰਤੋਂ ਕਰੋ ਜੋ ਸਿਸਟਮ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਨੂੰ ਪੂਰਾ ਕਰਦੀ ਹੈ.

(5) ਘੜੀ ਜਨਰੇਟਰ ਘੜੀ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਡਿਵਾਈਸ ਦੇ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਨੇੜੇ ਹੈ। ਕੁਆਰਟਜ਼ ਕ੍ਰਿਸਟਲ ਔਸਿਲੇਟਰ ਦਾ ਸ਼ੈੱਲ ਜ਼ਮੀਨੀ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।

(6) ਘੜੀ ਦੇ ਖੇਤਰ ਨੂੰ ਜ਼ਮੀਨੀ ਤਾਰ ਨਾਲ ਨੱਥੀ ਕਰੋ ਅਤੇ ਘੜੀ ਦੀ ਤਾਰ ਨੂੰ ਜਿੰਨਾ ਹੋ ਸਕੇ ਛੋਟਾ ਰੱਖੋ।

(8) MCD ਦੇ ਬੇਕਾਰ ਸਿਰੇ ਨੂੰ ਉੱਚੇ, ਜਾਂ ਜ਼ਮੀਨੀ, ਜਾਂ ਆਉਟਪੁੱਟ ਸਿਰੇ ਦੇ ਤੌਰ ਤੇ ਪਰਿਭਾਸ਼ਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ ਦਾ ਸਿਰਾ ਜੋ ਪਾਵਰ ਸਪਲਾਈ ਜ਼ਮੀਨ ਨਾਲ ਜੁੜਿਆ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਜੁੜਿਆ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਅਤੇ ਫਲੋਟਿੰਗ ਨਹੀਂ ਛੱਡਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ .

(9) ਗੇਟ ਸਰਕਟ ਦੇ ਇਨਪੁਟ ਟਰਮੀਨਲ ਨੂੰ ਨਾ ਛੱਡੋ ਜੋ ਵਰਤੋਂ ਵਿੱਚ ਨਹੀਂ ਹੈ। ਨਾ ਵਰਤੇ ਹੋਏ ਸੰਚਾਲਨ ਐਂਪਲੀਫਾਇਰ ਦਾ ਸਕਾਰਾਤਮਕ ਇਨਪੁਟ ਟਰਮੀਨਲ ਆਧਾਰਿਤ ਹੈ, ਅਤੇ ਨਕਾਰਾਤਮਕ ਇਨਪੁਟ ਟਰਮੀਨਲ ਆਉਟਪੁੱਟ ਟਰਮੀਨਲ ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ।

(10) ਪ੍ਰਿੰਟ ਕੀਤੇ ਬੋਰਡਾਂ ਲਈ, ਬਾਹਰੀ ਨਿਕਾਸ ਅਤੇ ਉੱਚ-ਫ੍ਰੀਕੁਐਂਸੀ ਸਿਗਨਲਾਂ ਦੇ ਜੋੜ ਨੂੰ ਘਟਾਉਣ ਲਈ 45-ਗੁਣਾ ਲਾਈਨਾਂ ਦੀ ਬਜਾਏ 90-ਗੁਣਾ ਲਾਈਨਾਂ ਦੀ ਵਰਤੋਂ ਕਰਨ ਦੀ ਕੋਸ਼ਿਸ਼ ਕਰੋ।

(11) ਪ੍ਰਿੰਟ ਕੀਤੇ ਬੋਰਡ ਨੂੰ ਬਾਰੰਬਾਰਤਾ ਅਤੇ ਮੌਜੂਦਾ ਸਵਿਚਿੰਗ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੇ ਅਨੁਸਾਰ ਵੰਡਿਆ ਗਿਆ ਹੈ, ਅਤੇ ਸ਼ੋਰ ਦੇ ਹਿੱਸੇ ਅਤੇ ਗੈਰ-ਸ਼ੋਰ ਕੰਪੋਨੈਂਟ ਹੋਰ ਦੂਰ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ।

(12) ਸਿੰਗਲ ਅਤੇ ਡਬਲ ਪੈਨਲਾਂ ਲਈ ਸਿੰਗਲ-ਪੁਆਇੰਟ ਪਾਵਰ ਅਤੇ ਸਿੰਗਲ-ਪੁਆਇੰਟ ਗਰਾਉਂਡਿੰਗ ਦੀ ਵਰਤੋਂ ਕਰੋ। ਪਾਵਰ ਲਾਈਨ ਅਤੇ ਜ਼ਮੀਨੀ ਲਾਈਨ ਜਿੰਨੀ ਹੋ ਸਕੇ ਮੋਟੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ। ਜੇਕਰ ਆਰਥਿਕਤਾ ਕਿਫਾਇਤੀ ਹੈ, ਤਾਂ ਪਾਵਰ ਸਪਲਾਈ ਅਤੇ ਜ਼ਮੀਨ ਦੇ ਕੈਪੇਸਿਟਿਵ ਇੰਡਕਟੈਂਸ ਨੂੰ ਘਟਾਉਣ ਲਈ ਮਲਟੀਲੇਅਰ ਬੋਰਡ ਦੀ ਵਰਤੋਂ ਕਰੋ।

(13) ਘੜੀ, ਬੱਸ, ਅਤੇ ਚਿੱਪ ਚੋਣ ਸਿਗਨਲ I/O ਲਾਈਨਾਂ ਅਤੇ ਕਨੈਕਟਰਾਂ ਤੋਂ ਬਹੁਤ ਦੂਰ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ।

(14) ਐਨਾਲਾਗ ਵੋਲਟੇਜ ਇੰਪੁੱਟ ਲਾਈਨ ਅਤੇ ਹਵਾਲਾ ਵੋਲਟੇਜ ਟਰਮੀਨਲ ਡਿਜੀਟਲ ਸਰਕਟ ਸਿਗਨਲ ਲਾਈਨ, ਖਾਸ ਕਰਕੇ ਘੜੀ ਤੋਂ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਦੂਰ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ।

(15) A/D ਡਿਵਾਈਸਾਂ ਲਈ, ਡਿਜ਼ੀਟਲ ਭਾਗ ਅਤੇ ਐਨਾਲਾਗ ਭਾਗ ਕ੍ਰਾਸ ਕੀਤੇ ਜਾਣ ਦੀ ਬਜਾਏ ਏਕੀਕ੍ਰਿਤ ਹੋਣਗੇ।

(16) I/O ਲਾਈਨ ਦੇ ਲੰਬਵਤ ਘੜੀ ਲਾਈਨ ਦਾ ਸਮਾਂਤਰ I/O ਲਾਈਨ ਨਾਲੋਂ ਘੱਟ ਦਖਲਅੰਦਾਜ਼ੀ ਹੈ, ਅਤੇ ਘੜੀ ਦੇ ਕੰਪੋਨੈਂਟ ਪਿੰਨ I/O ਕੇਬਲ ਤੋਂ ਬਹੁਤ ਦੂਰ ਹਨ।

(17) ਕੰਪੋਨੈਂਟ ਪਿੰਨ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟੇ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ, ਅਤੇ ਡੀਕਪਲਿੰਗ ਕੈਪਸੀਟਰ ਪਿੰਨ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟੇ ਹੋਣੇ ਚਾਹੀਦੇ ਹਨ।

(18) ਕੁੰਜੀ ਲਾਈਨ ਜਿੰਨੀ ਹੋ ਸਕੇ ਮੋਟੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ, ਅਤੇ ਦੋਵਾਂ ਪਾਸਿਆਂ ‘ਤੇ ਸੁਰੱਖਿਆ ਵਾਲੀ ਜ਼ਮੀਨ ਜੋੜੀ ਜਾਣੀ ਚਾਹੀਦੀ ਹੈ। ਹਾਈ-ਸਪੀਡ ਲਾਈਨ ਛੋਟੀ ਅਤੇ ਸਿੱਧੀ ਹੋਣੀ ਚਾਹੀਦੀ ਹੈ।

(19) ਸ਼ੋਰ ਪ੍ਰਤੀ ਸੰਵੇਦਨਸ਼ੀਲ ਲਾਈਨਾਂ ਹਾਈ-ਕਰੰਟ, ਹਾਈ-ਸਪੀਡ ਸਵਿਚਿੰਗ ਲਾਈਨਾਂ ਦੇ ਸਮਾਨਾਂਤਰ ਨਹੀਂ ਹੋਣੀਆਂ ਚਾਹੀਦੀਆਂ।

(20) ਕੁਆਰਟਜ਼ ਕ੍ਰਿਸਟਲ ਦੇ ਹੇਠਾਂ ਅਤੇ ਸ਼ੋਰ-ਸੰਵੇਦਨਸ਼ੀਲ ਯੰਤਰਾਂ ਦੇ ਹੇਠਾਂ ਤਾਰਾਂ ਨੂੰ ਰੂਟ ਨਾ ਕਰੋ।

(21) ਕਮਜ਼ੋਰ ਸਿਗਨਲ ਸਰਕਟਾਂ ਲਈ, ਘੱਟ ਬਾਰੰਬਾਰਤਾ ਵਾਲੇ ਸਰਕਟਾਂ ਦੇ ਆਲੇ ਦੁਆਲੇ ਮੌਜੂਦਾ ਲੂਪ ਨਾ ਬਣਾਓ।

(22) ਸਿਗਨਲ ‘ਤੇ ਲੂਪ ਨਾ ਬਣਾਓ। ਜੇ ਇਹ ਅਟੱਲ ਹੈ, ਤਾਂ ਲੂਪ ਖੇਤਰ ਨੂੰ ਜਿੰਨਾ ਸੰਭਵ ਹੋ ਸਕੇ ਛੋਟਾ ਬਣਾਓ।

(23) ਹਰੇਕ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ ਲਈ ਇੱਕ ਡੀਕੂਪਲਿੰਗ ਕੈਪੇਸੀਟਰ। ਹਰੇਕ ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪਸੀਟਰ ਵਿੱਚ ਇੱਕ ਛੋਟਾ ਉੱਚ-ਆਵਿਰਤੀ ਬਾਈਪਾਸ ਕੈਪੇਸੀਟਰ ਸ਼ਾਮਲ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ।

(24) ਊਰਜਾ ਸਟੋਰੇਜ ਕੈਪਸੀਟਰਾਂ ਨੂੰ ਚਾਰਜ ਕਰਨ ਅਤੇ ਡਿਸਚਾਰਜ ਕਰਨ ਲਈ ਇਲੈਕਟ੍ਰੋਲਾਈਟਿਕ ਕੈਪਸੀਟਰਾਂ ਦੀ ਬਜਾਏ ਵੱਡੀ-ਸਮਰੱਥਾ ਵਾਲੇ ਟੈਂਟਲਮ ਕੈਪਸੀਟਰਾਂ ਜਾਂ ਜੁਕੂ ਕੈਪਸੀਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰੋ। ਟਿਊਬਲਰ ਕੈਪਸੀਟਰਾਂ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ, ਕੇਸ ਨੂੰ ਆਧਾਰਿਤ ਕੀਤਾ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ.