インピーダンス制御がないと、かなりの信号反射と歪みが発生し、設計が失敗します。 PCIバス、PCI-Eバス、USB、イーサネット、DDRメモリ、LVDS信号などの一般的な信号はすべて、インピーダンス制御が必要です。 Impedance control ultimately needs to be realized through PCB design, which also puts forward higher requirements for PCBボード technology. After communication with PCB factory and combined with the use of EDA software, the impedance of wiring is controlled according to the requirements of signal integrity.

対応するインピーダンス値を取得するために、さまざまな配線方法を計算できます。

マイクロストリップライン

It consists of a strip of wire with the ground plane and dielectric in the middle. 誘電率、ラインの幅、およびグランドプレーンからの距離が制御可能である場合、その特性インピーダンスは制御可能であり、精度は±5％以内になります。

How to control PCB wiring impedance

ストリップライン

リボンラインは、XNUMXつの導電面の間の誘電体の中央にある銅のストリップです。 ラインの太さと幅、媒体の誘電率、および10つの層のグランドプレーン間の距離が制御可能である場合、ラインの特性インピーダンスは制御可能であり、精度はXNUMX％以内です。

How to control PCB wiring impedance

多層基板の構造：

PCBインピーダンスを適切に制御するには、PCBの構造を理解する必要があります。

通常、多層基板と呼ばれるものは、コアプレートと半凝固シートが互いに積層されたものです。 コアボードは、プリント基板の基本材料である、硬くて特定の厚さのXNUMXつのパンの銅板です。 そして、半硬化片はいわゆる浸透層を構成し、一定の初期厚さはあるものの、コアプレートを結合する役割を果たしますが、その厚さをプレスする過程でいくつかの変化が発生します。

通常、多層の最も外側のXNUMXつの誘電体層は接液層であり、これらXNUMXつの層の外側に別々の銅箔層が外側の銅箔として使用されます。 外側の銅箔と内側の銅箔の元の厚さの仕様は、通常0.5オンス、1Z、2OZ（1OZは約35umまたは1.4mil）ですが、一連の表面処理の後、外側の銅箔の最終的な厚さは一般に約1オンス。 内側の銅箔は、コアプレートの両側を覆う銅です。 最終的な厚みは元の厚みとほとんど変わりませんが、エッチングにより一般的に数μm減少します。

多層基板の最外層は耐溶接層であり、これは私たちがよく「グリーンオイル」と呼ぶものですが、もちろん黄色や他の色にすることもできます。 はんだ抵抗層の厚さは、一般的に正確に決定するのは簡単ではありません。 表面に銅箔がない部分は銅箔がある部分より少し厚いですが、銅箔の厚みがないため、プリント板の表面に指で触れると銅箔がさらに目立ちます。

プリント基板の特定の厚さが作られるとき、一方では、材料パラメータの合理的な選択が必要であり、他方では、半硬化シートの最終的な厚さは、最初の厚さよりも薄くなります。 以下は、典型的な6層の積層構造です。

How to control PCB wiring impedance

PCBパラメータ：

PCBプラントが異なれば、PCBパラメータにわずかな違いがあります。 回路基板プラントのテクニカルサポートとのコミュニケーションを通じて、プラントのいくつかのパラメータデータを取得しました。

表面銅箔：

使用できる銅箔には、12um、18um、35umのXNUMXつの厚さがあります。 仕上げ後の最終的な厚さは約44um、50um、67umです。

コアプレート：S1141A、標準FR-4、XNUMX枚のブレッド銅プレートが一般的に使用されます。 オプションの仕様は、製造元に問い合わせて決定できます。

半硬化錠：

仕様（元の厚さ）は7628（0.185mm）、2116（0.105mm）、1080（0.075mm）、3313（0.095mm）です。 プレス後の実際の厚さは、通常、元の値よりも約10〜15um薄くなります。 同じ浸透層に最大3つの半硬化錠剤を使用でき、3つの半硬化錠剤の厚さを同じにすることはできません。少なくともXNUMXつの半硬化錠剤を使用できますが、一部のメーカーは少なくともXNUMXつを使用する必要があります。 。 半硬化片の厚みが足りない場合は、コアプレート両面の銅箔をエッチング除去し、両面接着することで、浸透層を厚くすることができます。達成。

抵抗溶接層：

銅箔上のソルダーレジスト層の厚さはC2≈8-10umです。 銅箔のない表面のソルダーレジスト層の厚さはC1であり、これは表面の銅の厚さによって異なります。 表面の銅の厚さが45umの場合、C1≈13-15um、表面の銅の厚さが70umの場合、C1≈17-18um。

トラバースセクション：

ワイヤーの断面は長方形だと思いますが、実際は台形です。 TOP層を例にとると、銅箔の厚さが1Zの場合、台形の上端は下端より1MIL短くなります。 たとえば、線幅が5MILの場合、上面と下面は約4MILで、下面と下面は約5MILです。 上端と下端の違いは、銅の厚さに関係しています。 次の表は、さまざまな条件下での台形の上部と下部の関係を示しています。

How to control PCB wiring impedance

誘電率：半硬化シートの誘電率は厚さに関係します。 次の表は、さまざまなタイプの半硬化シートの厚さと誘電率のパラメータを示しています。

How to control PCB wiring impedance

プレートの誘電率は、使用する樹脂材料に関係しています。 FR4プレートの誘電率は4.2〜4.7であり、周波数の増加とともに減少します。

誘電損失係数：熱とエネルギーの消費により、交流電界の作用下にある誘電材料は誘電損失と呼ばれ、通常、誘電損失係数Tanδで表されます。 S1141Aの標準値は0.015です。

機械加工を確実にするための最小線幅と線間隔：4mil / 4mil。

インピーダンス計算ツールの紹介：

多層基板の構造を理解し、必要なパラメータを習得すると、EDAソフトウェアを使用してインピーダンスを計算できます。 Allegroを使用してこれを行うことができますが、特性インピーダンスを計算するための優れたツールであり、現在多くのPCB工場で使用されているPolarSI9000をお勧めします。

差動ラインと単一端子ラインの両方の内部信号の特性インピーダンスを計算すると、ワイヤの断面の形状などの詳細により、PolarSI9000とAllegroの間にわずかな違いしか見られません。 ただし、表面信号の特性インピーダンスを計算する場合は、表面モデルではなくコーティングモデルを選択することをお勧めします。このようなモデルでは、はんだ抵抗層の存在が考慮されているため、結果がより正確になります。 以下は、はんだ抵抗層を考慮してPolarSI9000で計算された表面差動ラインインピーダンスの部分的なスクリーンショットです。

How to control PCB wiring impedance

ソルダーレジスト層の厚さは簡単に制御できないため、ボードメーカーが推奨する近似アプローチを使用することもできます。つまり、表面モデルの計算から特定の値を差し引きます。 差動インピーダンスはマイナス8オーム、シングルエンドインピーダンスはマイナス2オームにすることをお勧めします。

配線のための差動PCB要件

（1）配線モード、パラメータ、インピーダンス計算を決定します。 ラインルーティングには、外層マイクロストリップライン差分モードと内層ストリップライン差分モードの9000種類の差分モードがあります。 インピーダンスは、関連するインピーダンス計算ソフトウェア（POLAR-SIXNUMXなど）または妥当なパラメータ設定によるインピーダンス計算式で計算できます。

（2）平行なアイソメ線。 線の幅と間隔を決定し、ルーティングするときは計算された線の幅と間隔に厳密に従ってください。 XNUMXつの線の間の間隔は、常に変更しないでおく必要があります。つまり、平行を保つ必要があります。 並列処理にはXNUMXつの方法があります。XNUMXつはXNUMXつの線が同じ横に並んだレイヤーを歩く方法、もうXNUMXつはXNUMXつの線が上下のレイヤーを歩く方法です。 一般に、層間の差信号の使用は避けてください。つまり、プロセスでのPCBの実際の処理では、カスケード積層アライメントの精度がエッチング精度間で提供される精度よりもはるかに低いため、および積層誘電損失のプロセスでは、差線間隔が層間誘電体の厚さに等しいことを保証することはできません。インピーダンス変化の差の層間の差を引き起こします。 可能な限り同じレイヤー内の違いを使用することをお勧めします。