Ouni Impedanz Kontroll gëtt bedeitend Signalreflexioun a Verzerrung verursaacht, wat zu Designfehler féiert. Gemeinsam Signaler, sou wéi PCI Bus, PCI-E Bus, USB, Ethernet, DDR Erënnerung, LVDS Signal, etc., brauchen all Impedanz Kontroll. Impedanz Kontroll muss schlussendlech duerch PCB Design realiséiert ginn, déi och méi héich Ufuerderunge fir PCB Verwaltungsrot Technologie. No der Kommunikatioun mat der PCB Fabréck a kombinéiert mat der Benotzung vun EDA Software, gëtt d’Impedanz vun de Kabelen no den Ufuerderunge vun der Signalintegritéit kontrolléiert.

Verschidde Kabelmethoden kënne berechent ginn fir den entspriechenden Impedanzwäert ze kréien.

Microstrip Linnen

Et besteet aus engem Sträif vun Drot mat der Buedem Fliger an dielectric an der Mëtt. Wann déi dielektresch Konstant, d’Breet vun der Linn, a seng Distanz vum Buedemfliger kontrolléierbar sinn, dann ass seng charakteristesch Impedanz kontrolléierbar, an d’Genauegkeet wäert bannent ± 5%sinn.

Wéi PCB wiring impedance Kontroll

Stripline

Eng Bandlinn ass e Sträif vu Kupfer an der Mëtt vum Dielektrik tëscht zwee geféierende Fligeren. Wann d’Dicke an d’Breet vun der Linn, déi dielektresch Konstant vum Medium, an d’Distanz tëscht de Buedemfliger vun den zwou Schichten kontrolléierbar sinn, ass d’charakteristesch Impedanz vun der Linn kontrolléierbar, an d’Genauegkeet ass bannent 10%.

Wéi PCB wiring impedance Kontroll

D’Struktur vum Multi-Layer Board:

Fir PCB Impedanz gutt ze kontrolléieren, ass et noutwendeg d’Struktur vum PCB ze verstoen:

Normalerweis besteet dat, wat mir Multilayer Board nennen, aus Kärplack a semi-gestäerkt Blat, dat matenee gelaminéiert ass. Core Board ass eng haart, spezifesch Déck, zwee Brout Kupferplack, wat d’Basismaterial vum gedréckte Board ass. An dat hallef geheelt Stéck ass déi sougenannt Infiltratiounsschicht, spillt d’Roll vun der Kärplack ze verbannen, och wann et eng gewëssen Ufanksdicke gëtt, awer am Prozess vun der Pressung vun hirer Dicke wäerten e puer Ännerunge optrieden.

Normalerweis sinn déi äusserst zwou dielektresch Schichten vun enger Multilayer befeucht Schichten, a separat Kupferfolie Schichten ginn op der Äussewelt vun dësen zwou Schichten als baussenzeg Kupferfolie benotzt. Déi originell Dicke Spezifikatioun vun der baussenzeger Kupferfolie an der bannenzeger Kupferfolie ass allgemeng 0.5oz, 1OZ, 2OZ (1OZ ass ongeféier 35um oder 1.4mil), awer no enger Serie vun Uewerflächebehandlung wäert d’Finale Dicke vun der baussenzeger Kupferfolie allgemeng ëm ongeféier eropgoen 1OZ. Déi bannenzeg Kupferfolie ass d’Kupferbedeckung op béide Säiten vun der Kärplack. Déi lescht Déck ënnerscheet sech wéineg vun der ursprénglecher Dicke, awer et gëtt allgemeng ëm e puer um reduzéiert wéinst Ätzung.

Déi äusserst Schicht vum Multilayer Board ass d’Schweißbeständegkeet, wat ass wat mir dacks “gréng Ueleg” soen, natierlech kann et och giel oder aner Faarwen sinn. D’Dicke vun der Lödwiderstandsschicht ass allgemeng net einfach genau ze bestëmmen. D’Gebitt ouni Kupferfolie op der Uewerfläch ass liicht méi déck wéi d’Géigend mat Kupferfolie, awer wéinst dem Mangel u Kupferfoliedicke, sou datt d’Kupferfolie nach ëmmer méi prominent ass, wa mir d’gedréckte Bordoberfläche beréieren mat eise Fangere kënne fillen.

Wann eng bestëmmte Dicke vum gedréckte Board gemaach gëtt, op der enger Säit, ass eng raisonnabel Wiel vu Materialparameter noutwendeg, op der anerer Säit ass d’Finale Dicke vum semi-geheelt Blat méi kleng wéi déi initial Déck. Déi folgend ass eng typesch 6-Schicht laminéiert Struktur:

Wéi PCB wiring impedance Kontroll

PCB Parameter:

Verschidde PCB Planzen hunn kleng Differenzen an PCB Parameteren. Duerch Kommunikatioun mat Circuit Board Planz technesch Ënnerstëtzung, hu mir e puer Parameterdaten vun der Planz kritt:

Uewerfläch Kupferfolie:

Et ginn dräi Dicken vu Kupferfolie déi benotzt kënne ginn: 12um, 18um a 35um. Déi lescht Déck nom Ofschloss ass ongeféier 44um, 50um a 67um.

Kärplack: S1141A, Standard FR-4, zwou panéiert Kupferplacke ginn allgemeng benotzt. Déi fakultativ Spezifikatioune kënne festgeluecht ginn andeems Dir mam Hiersteller kontaktéiert.

Semi-geheelt Tablet:

Spezifikatiounen (originell Déck) sinn 7628 (0.185mm), 2116 (0.105mm), 1080 (0.075mm), 3313 (0.095mm). Déi tatsächlech Déck nom Pressen ass normalerweis ongeféier 10-15um manner wéi den urspréngleche Wäert. E Maximum vun 3 semi-geheelt Pëllen kënne fir déiselwecht Infiltratiounsschicht benotzt ginn, an d’Dicke vun 3 semi-geheelt Pëllen kann net déiselwecht sinn, op d’mannst eng hallef geheelt Pëllen kënne benotzt ginn, awer e puer Hiersteller mussen op d’mannst zwee benotzen . Wann d’Dicke vum semi-geheelt Stéck net genuch ass, kann d’Kupferfolie op béide Säiten vun der Kärplack etse ginn, an dann kann dat semi-geheelt Stéck op béide Säiten gebonnen ginn, sou datt eng méi déck Infiltratiounsschicht kann sinn erreecht.

Resistenz Schweißschicht:

D’Dicke vun der Lödbeständeg Schicht op der Kupferfolie ass C2≈8-10um. D’Dicke vun der Lödbeständeg Schicht op der Uewerfläch ouni Kupferfolie ass C1, déi variéiert mat der Dicke vum Kupfer op der Uewerfläch. Wann d’Dicke vu Kupfer op der Uewerfläch 45um ass, C1≈13-15um, a wann d’Dicke vum Kupfer op der Uewerfläch 70um ass, C1≈17-18um.

Traversektioun:

Mir géifen mengen datt de Querschnitt vun engem Drot e Rechteck ass, awer et ass tatsächlech en Trapezoid. Huelt d’TOP Schicht als e Beispill, wann d’Dicke vu Kupferfolie 1OZ ass, ass déi iewescht ënnescht Rand vum Trapezoid 1MIL méi kuerz wéi den ënneschten Ennrand. Zum Beispill, wann d’Linnebreet 5MIL ass, dann sinn déi iewescht an déi ënnescht Säiten ongeféier 4MIL an déi ënnescht an ënnen Säiten si ongeféier 5MIL. Den Ënnerscheed tëscht Uewen an ënnen Kanten ass mat Kupferdicke verbonnen. Déi folgend Tabelle weist d’Relatioun tëscht Uewen an ënnen vum Trapezoid ënner verschiddene Bedéngungen.

Wéi PCB wiring impedance Kontroll

Permittivitéit: D’Permittivitéit vu semi-geheelt Blieder ass mat der Dicke verbonnen. Déi folgend Tabell weist d’Dicke an d’Permittivitéitparameter vu verschiddenen Aarte vu semi-geheelt Blieder:

Wéi PCB wiring impedance Kontroll

Déi dielektresch Konstant vun der Platte ass mam Harzmaterial verbonnen. Déi dielektresch Konstant vun der FR4 Plack ass 4.2 – 4.7, a fällt mat der Erhéijung vun der Frequenz of.

Dielektresche Verloschtfaktor: dielektrescht Material ënner der Handlung vum ofwiesselnd elektresche Feld, wéinst Hëtzt an Energieverbrauch gëtt dielektrescht Verloscht genannt, normalerweis ausgedréckt vum dielektresche Verloschtfaktor Tan δ. Den typesche Wäert fir S1141A ass 0.015.

Minimum Linn Breet a Linn Ofstand fir d’Veraarbechtung ze garantéieren: 4mil/4mil.

Impedanzberechnungsinstrument Aféierung:

Wa mir d’Struktur vum Multilayer Board verstoen an déi erfuerderlech Parameteren beherrschen, kënne mir d’Impedanz duerch EDA Software berechnen. Dir kënnt Allegro benotze fir dëst ze maachen, awer ech empfeelen Polar SI9000, wat e gutt Tool ass fir d’charakteristesch Impedanz ze berechnen an elo vu ville PCB Fabriken benotzt gëtt.

Wann Dir d’charakteristesch Impedanz vum banneschten Signal vun der Differenzallinn an der eenzeger Terminallinn berechent, fannt Dir nëmmen e klengen Ënnerscheed tëscht Polar SI9000 an Allegro wéinst e puer Detailer, sou wéi d’Form vum Querschnitt vum Drot. Wéi och ëmmer, wann et d’charakteristesch Impedanz vum Surface Signal ze berechnen ass, proposéieren ech Iech de Beschichtete Modell ze wielen amplaz vum Surface Modell, well sou Modeller berücksichtegen d’Existenz vun der Lödwiderstandsschicht, sou datt d’Resultater méi präzis sinn. Déi folgend ass en deelweis Screenshot vun der Uewerflächendifferenzlinnimpedanz berechent mat Polar SI9000 berécksiichtegt d’Solderresistenzschicht:

Wéi PCB wiring impedance Kontroll

Well d’Dicke vun der Lötresist Schicht net einfach kontrolléiert gëtt, kann eng geschätzte Approche och benotzt ginn, sou wéi vum Board Hiersteller empfohlen: e spezifesche Wäert vun der Surface Modell Berechnung ofsetzen. Et gëtt empfohlen datt d’Differentialimpedanz minus 8 Ohm ass an d’Enn-Enn Impedanz minus 2 Ohm ass.

Differenziell PCB Ufuerderunge fir Drot

(1) Bestëmmt den Drotmodus, Parameteren an Impedanzberechnung. Et ginn zwou Aarte vun Differenzmodi fir Linn Routing: baussenzeg Schicht Mikrostrip Linn Differenz Modus an banneschten Schicht Sträif Linn Differenz Modus. D’Impedanz ka mat der relatéierter Impedanzberechnungssoftware (wéi POLAR-SI9000) oder der Impedanzberechnungsformel duerch vernünfteg Parameterastellung berechent ginn.

(2) Parallel isometresch Linnen. Bestëmmt d’Linnebreet an d’Distanz, a befollegt strikt déi berechent Linnebreet a Distanz beim Routing. D’Distanz tëscht zwou Linnen muss ëmmer onverännert bleiwen, dat heescht fir parallel ze bleiwen. Et ginn zwou Weeër fir Parallelismus: eng ass datt déi zwou Linnen an der selwechter Säit-zur-Säit Schicht trëppelen, an déi aner ass datt déi zwou Linnen an der iwwer-ënner Schicht trëppelen. Allgemeng probéiert den Differenzsignal tëscht de Schichten ze vermeiden, nämlech well an der aktueller Veraarbechtung vu PCB am Prozess, wéinst der kaskadéierter laminéierter Ausrichtungsgenauegkeet vill méi niddereg ass wéi tëscht der Ätzpräzisioun, an am Prozess vum laminéierten dielektresche Verloscht, kann keng Differenzlinnabstand garantéieren ass gläich wéi d’Dicke vum Interlayer dielektresche, wäert den Ënnerscheed tëscht de Schichten vum Ënnerscheed vun der Impedanz änneren. Et ass recommandéiert den Ënnerscheed bannent der selwechter Schicht sou vill wéi méiglech ze benotzen.