Be impedanso valdymo, bus sukeltas didelis signalo atspindys ir iškraipymai, dėl kurių gali sutrikti konstrukcija. Įprastus signalus, tokius kaip PCI magistralė, PCI-E magistralė, USB, Ethernet, DDR atmintis, LVDS signalas ir kt., Reikia valdyti varžą. Impedance control ultimately needs to be realized through PCB design, which also puts forward higher requirements for PCB plokštė technology. After communication with PCB factory and combined with the use of EDA software, the impedance of wiring is controlled according to the requirements of signal integrity.

Norint gauti atitinkamą varžos vertę, galima apskaičiuoti skirtingus laidų sujungimo metodus.

Mikro juostų linijos

It consists of a strip of wire with the ground plane and dielectric in the middle. Jei dielektrinė konstanta, linijos plotis ir atstumas nuo įžeminimo plokštumos yra reguliuojami, tada būdinga varža yra reguliuojama, o tikslumas bus ± 5%.

How to control PCB wiring impedance

Stripline

Juostelės linija yra vario juostelė dielektriko viduryje tarp dviejų laidžių plokštumų. Jei linijos storis ir plotis, terpės dielektrinė konstanta ir atstumas tarp dviejų sluoksnių įžeminimo plokštumų yra valdomi, būdinga linijos varža yra kontroliuojama, o tikslumas – 10%.

How to control PCB wiring impedance

Daugiasluoksnės plokštės struktūra:

Norint gerai kontroliuoti PCB varžą, būtina suprasti PCB struktūrą:

Paprastai tai, ką mes vadiname daugiasluoksne plokšte, sudaro šerdies plokštė ir pusiau sukietėjęs lakštas, laminuotas vienas su kitu. Pagrindinė plokštė yra kieto, tam tikro storio, dviejų duonos vario plokštė, kuri yra pagrindinė spausdintos plokštės medžiaga. Ir pusiau sukietėjęs gabalas sudaro vadinamąjį infiltracijos sluoksnį, atlieka pagrindinės plokštės sujungimo vaidmenį, nors yra tam tikras pradinis storis, tačiau spaudžiant jo storį įvyks tam tikrų pokyčių.

Paprastai atokiausi du daugiasluoksniai dielektriniai sluoksniai yra sudrėkinti sluoksniai, o atskiri vario folijos sluoksniai naudojami šių dviejų sluoksnių išorėje kaip išorinė vario folija. Pradinė išorinės vario folijos ir vidinės vario folijos storio specifikacija paprastai yra 0.5oz, 1OZ, 2OZ (1OZ yra apie 35um arba 1.4mil), tačiau po kelių paviršių apdorojimo galutinis išorinės vario folijos storis paprastai padidės maždaug 1OZ. Vidinė vario folija yra varinė danga abiejose šerdies plokštės pusėse. Galutinis storis mažai skiriasi nuo pradinio storio, tačiau dėl ėsdinimo jis paprastai sumažėja keliais um.

Išorinis daugiasluoksnės plokštės sluoksnis yra atsparumo suvirinimui sluoksnis, kurį dažnai sakome „žalia alyva“, žinoma, jis gali būti ir geltonos arba kitos spalvos. Lydmetalio atsparumo sluoksnio storį paprastai nėra lengva tiksliai nustatyti. Plotas be vario folijos ant paviršiaus yra šiek tiek storesnis nei plotas su varine folija, tačiau dėl to, kad trūksta vario folijos storio, todėl vario folija vis dar yra ryškesnė, kai pirštais paliečiame spausdintinės plokštės paviršių.

Kai gaminamas tam tikras spausdintinės plokštės storis, viena vertus, reikia pagrįstai pasirinkti medžiagos parametrus, kita vertus, galutinis pusiau sukietėjusio lakšto storis bus mažesnis nei pradinis. Toliau pateikiama tipinė 6 sluoksnių laminuota struktūra:

How to control PCB wiring impedance

PCB parametrai:

Įvairių PCB gamyklų PCB parametrai šiek tiek skiriasi. Bendraudami su plokščių gamyklos technine pagalba, gavome kai kuriuos gamyklos parametrų duomenis:

Paviršiaus vario folija:

Galima naudoti trijų storių vario foliją: 12um, 18um ir 35um. Galutinis storis po apdailos yra apie 44um, 50um ir 67um.

Pagrindinė plokštė: S1141A, standartinė FR-4, dažniausiai naudojamos dvi varinės plokštelės. Neprivalomas specifikacijas galima nustatyti susisiekus su gamintoju.

Pusiau sukietėjusi tabletė:

Specifikacijos (pradinis storis) yra 7628 (0.185 mm), 2116 (0.105 mm), 1080 (0.075 mm), 3313 (0.095 mm). Faktinis storis po presavimo paprastai yra maždaug 10-15um mažesnis nei pradinė vertė. Tam pačiam infiltraciniam sluoksniui gali būti naudojamos ne daugiau kaip 3 pusiau kietos tabletės, o 3 pusiau kietų tablečių storis negali būti vienodas, galima naudoti bent vieną pusiau sūdytą tabletę, tačiau kai kurie gamintojai turi naudoti bent dvi . Jei pusiau sukietėjusio gabalo storio nepakanka, vario folija iš abiejų šerdies plokštės pusių gali būti išgraviruota, o tada pusiau sukietėjusi gabalas gali būti surištas iš abiejų pusių, kad būtų storesnis infiltracijos sluoksnis pasiektas.

Atsparumo suvirinimo sluoksnis:

Vario folijos lydmetalio sluoksnio storis yra C2≈8-10um. Lydmetalio sluoksnio storis ant paviršiaus be vario folijos yra C1, kuris kinta priklausomai nuo vario storio ant paviršiaus. Kai vario storis ant paviršiaus yra 45um, C1≈13-15um, o kai vario storis ant paviršiaus yra 70um, C1≈17-18um.

Skersinis pjūvis:

Manytume, kad vielos skerspjūvis yra stačiakampis, bet iš tikrųjų tai yra trapecija. Pavyzdžiui, atsižvelgiant į viršutinį sluoksnį, kai vario folijos storis yra 1 OZ, viršutinis apatinis trapecijos kraštas yra 1 MIL trumpesnis už apatinį apatinį kraštą. Pavyzdžiui, jei linijos plotis yra 5 MIL, tada viršutinė ir apatinė pusės yra apie 4 MIL, o apatinė ir apatinė pusės yra apie 5 MIL. Skirtumas tarp viršutinio ir apatinio kraštų yra susijęs su vario storiu. Šioje lentelėje parodytas ryšys tarp trapecijos viršaus ir apačios skirtingomis sąlygomis.

How to control PCB wiring impedance

Leistinumas: pusiau sukietėjusių lakštų pralaidumas priklauso nuo storio. Šioje lentelėje pateikiami skirtingų tipų pusiau kietintų lakštų storio ir pralaidumo parametrai:

How to control PCB wiring impedance

Plokštės dielektrinė konstanta yra susijusi su naudojama derva. FR4 plokštės dielektrinė konstanta yra 4.2 – 4.7 ir mažėja didėjant dažniui.

Dielektrinių nuostolių koeficientas: dielektrinės medžiagos, veikiamos kintamo elektros lauko, dėl šilumos ir energijos suvartojimo vadinamos dielektriniais nuostoliais, paprastai išreiškiamais dielektrinių nuostolių koeficientu Tan δ. Įprasta S1141A vertė yra 0.015.

Mažiausias eilučių plotis ir atstumas tarp eilučių apdirbimui užtikrinti: 4mil/4mil.

Impedanso skaičiavimo įrankio įvadas:

Kai suprantame daugiasluoksnės plokštės struktūrą ir įsisaviname reikiamus parametrus, mes galime apskaičiuoti varžą per EDA programinę įrangą. Norėdami tai padaryti, galite naudoti „Allegro“, bet aš rekomenduoju „Polar SI9000“, kuris yra geras įrankis apskaičiuojant charakteringą varžą ir kurį dabar naudoja daugelis PCB gamyklų.

Skaičiuojant charakteringą vidinio signalo varžą tiek diferencinėje, tiek atskiroje gnybtų linijoje, pastebėsite tik nedidelį skirtumą tarp „Polar SI9000“ ir „Allegro“ dėl kai kurių detalių, pavyzdžiui, vielos skerspjūvio formos. Tačiau, jei reikia apskaičiuoti būdingą paviršiaus signalo varžą, siūlau vietoj „Surface“ modelio rinktis „Coated“ modelį, nes tokie modeliai atsižvelgia į tai, kad yra lydmetalio atsparumo sluoksnis, todėl rezultatai bus tikslesni. Toliau pateikiama dalinė paviršiaus diferencinės linijos varžos, apskaičiuotos naudojant „Polar SI9000“, ekrano kopija, atsižvelgiant į atsparumą lydmetaliui:

How to control PCB wiring impedance

Kadangi lydmetalio sluoksnio storis nėra lengvai valdomas, taip pat galima naudoti apytikslį metodą, kaip rekomenduoja plokštės gamintojas: iš paviršiaus modelio skaičiavimo atimkite konkrečią vertę. Rekomenduojama, kad diferencinė varža būtų minus 8 omai, o vieno galo varža-minus 2 omai.

Skirtingi PCB reikalavimai laidams

(1) Nustatykite laidų režimą, parametrus ir varžos apskaičiavimą. Linijų maršrutizavimui yra dviejų rūšių skirtumai: išorinio sluoksnio mikropluošto linijos skirtumo režimas ir vidinio sluoksnio juostos skirtumo režimas. Varža gali būti apskaičiuota naudojant atitinkamą varžos apskaičiavimo programinę įrangą (pvz., POLAR-SI9000) arba impedanso apskaičiavimo formulę, pagrįstai nustatant parametrus.

(2) Lygiagrečios izometrinės linijos. Nustatykite linijos plotį ir tarpą ir griežtai laikykitės apskaičiuoto linijos pločio ir atstumo. Tarpas tarp dviejų eilučių visada turi likti nepakitęs, tai yra išlaikyti lygiagrečiai. Yra du lygiagretumo būdai: vienas yra tas, kad dvi linijos eina tame pačiame greta esančiame sluoksnyje, o kitas yra tas, kad dvi linijos eina virš sluoksnio. Paprastai stenkitės nenaudoti skirtumo signalo tarp sluoksnių, būtent todėl, kad faktiniame procese apdorojant PCB, dėl kaskadinio laminuoto išlyginimo tikslumas yra daug mažesnis, nei nurodyta tarp ėsdinimo tikslumo ir laminuoto dielektrinio nuostolio. negali garantuoti, kad skirtumas tarp eilučių yra lygus tarpsluoksnio dielektriko storiui, sukels impedanso pokyčio skirtumo sluoksnių skirtumą. Rekomenduojama kiek įmanoma naudoti skirtumą tame pačiame sluoksnyje.