Am Design vum PCB Verwaltungsrot, mat der rapider Erhéijung vun der Frequenz, gëtt et vill Amëschung déi anescht ass wéi den Design vun niddereg Frequenz PCB Board. Et ginn haaptsächlech véier Aspekter vun der Amëschung, dorënner Stroumversuergung Kaméidi, Iwwerdroungslinn Amëschung, Kupplung an elektromagnetesch Amëschung (EMI).

Wéi léisen d’Interferenz vum Héichfrequenz PCB Design

I. Et gi verschidde Methoden fir Stroumversuergung Kaméidi am PCB Design ze eliminéieren

1. Opgepasst op dat duerch Loch um Bord: dat duerch Lach mécht datt d’Liwwerungsschicht d’Ouverture muss etsen fir Plaz fir dat duerch Loch duerch ze loossen. Wann d’Ouverture vun der Energieversuergungsschicht ze grouss ass, ass et gebonne fir d’Signalschleife ze beaflossen, d’Signal gëtt gezwongen ze Contournement, d’Loop Beräich erhéicht, an de Kaméidi erhéicht. Zur selwechter Zäit, wa verschidde Signallinnen no bei der Ouverture ageklemmt sinn an déi selwecht Loop deelen, wäert déi gemeinsam Impedanz Kräizgang verursaachen. Kuckt Figur 2.

Wéi léisen d’Interferenz vum Héichfrequenz PCB Design?

2. D’Verbindungslinn brauch genuch Buedem: all Signal muss seng eege propriétaire Signalschleife hunn, an d’Loopberäich vum Signal a Schleif ass sou kleng wéi méiglech, dat heescht, d’Signal a Schleif soll parallel sinn.

3. Analog an Digital Energieversuergung fir ze trennen: Héichfrequent Geräter si meeschtens ganz empfindlech fir digital Geräischer, sou datt déi zwee solle getrennt sinn, verbonne mat der Entrée vun der Energieversuergung, wann d’Signal iwwer déi analog an digital Deeler vum Wierder, Dir kënnt eng Loop iwwer d’Signal leeën fir de Loopberäich ze reduzéieren. Déi digital-analog Spann benotzt fir d’Signalschleife.

Wéi léisen d’Interferenz vum Héichfrequenz PCB Design

4. Vermeit Iwwerlappung vu getrennten Energieversuergung tëscht verschiddene Schichten: soss kann de Circuitrausch einfach duerch parasitär kapazitiv Kupplung passéieren.

5. Isolatioun vu sensiblen Komponenten: wéi PLL.

6. Place the power line: Fir d’Signalloop ze reduzéieren, plazéiert d’Muechtlinn um Rand vun der Signallinn fir de Kaméidi ze reduzéieren.

Wéi léisen d’Interferenz vum Héichfrequenz PCB Design?

Ii. Methoden fir d’Transmissiounslinninterferenz am PCB Design ze eliminéieren sinn wéi follegt:

(a) Vermeit Impedanz Diskontinuitéit vun der Iwwerdroungslinn. De Punkt vun der diskontinéierter Impedanz ass de Punkt vun der Transmissiounslinnmutatioun, sou wéi en rechte Eck, duerch d’Lach, asw., Sollt sou wäit wéi méiglech vermeit ginn. Methoden: Fir direkt Ecker vun der Linn ze vermeiden, sou wäit wéi méiglech fir 45 ° Wénkel oder Bogen ze goen, kann e grousse Wénkel och sinn; Benotzt sou wéineg duerch Lächer wéi méiglech, well all duerch Lach ass eng Impedanz Diskontinuitéit. Signaler vun der äusseren Schicht vermeiden duerch déi bannenzeg Schicht ze passéieren a vice versa.

Wéi léisen d’Interferenz vum Héichfrequenz PCB Design?

(b) Benotzt keng Spilllinnen. Well all Stapellinn eng Quell vu Kaméidi ass. Wann d’Stapellinn kuerz ass, kann se um Enn vun der Iwwerdroungslinn ugeschloss ginn; Wann d’Stapellinn laang ass, hëlt se d’Haaptiwwerdroungslinn als Quell a produzéiert grouss Reflexioun, wat de Problem komplizéiert gëtt. Et ass recommandéiert et net ze benotzen.

3. Et gi verschidde Weeër fir Crosstalk am PCB Design ze eliminéieren

1. D’Gréisst vun den zwou Aarte vu Kräizgang erhéicht mat der Erhéijung vun der Lastimpedanz, sou datt d’Signallinn empfindlech fir Stéierunge verursaacht duerch Iwwerstierk sollt richteg ofgeschloss ginn.

2, sou wäit wéi méiglech fir d’Distanz tëscht Signallinnen z’erhéijen, kann effektiv capacitive Kräizgang reduzéieren. Terrainverwaltung, Ofstand tëscht Drot (wéi aktiv Signallinnen a Grondleit fir Isolatioun, besonnesch am Zoustand vum Sprong tëscht der Signallinn an dem Buedem op den Intervall) a reduzéiert d’Bleiinduktanz.

3. Kapazitiv Iwwerraschung kann och effektiv reduzéiert ginn andeems en Gronddrot tëscht ugrenzende Signallinnen agefouert gëtt, déi all Véirel Wellelängt mat der Formatioun verbonne muss sinn.

4. Fir vernünfteg Kräizgang soll de Schleifberäich miniméiert ginn an, wann et erlaabt ass, d’Schläif eliminéiert ginn.

5. Vermeiden Signal Deele Loop.

6, oppassen op d’Signalintegritéit: den Designer soll d’Ennverbindung am Schweessprozess realiséieren fir d’Signalintegritéit ze léisen. Designer, déi dës Approche benotzen, kënne sech op d’Mikrosträiflängt vun der Schutzkupferfolie fokusséieren fir eng gutt Leeschtung vun der Signalintegritéit ze kréien. Fir Systemer mat dichten Stecker an der Kommunikatiounsstruktur kann den Designer e PCB als Terminal benotzen.

4. Et gi verschidde Methoden fir elektromagnetesch Interferenz am PCB Design ze eliminéieren

1. Loops reduzéieren: All Loop ass gläichwäerteg mat enger Antenne, also musse mir d’Zuel vu Schleifen, d’Géigend vu Schleifen an den Antenneneffekt vu Schleifen minimiséieren. Gitt sécher datt d’Signal nëmmen ee Schleifwee op all zwee Punkte huet, vermeit kënschtlech Schleifen a benotzt d’Muechtschicht wa méiglech.

2, Filterung: an der Stroumleitung an an der Signallinn kann d’Filtréiere geholl ginn fir den EMI ze reduzéieren, ginn et dräi Methoden: Entkupplungskondensator, EMI Filter, magnetesche Komponenten. EMI Filter gëtt ugewisen an.

Wéi léisen d’Interferenz vum Héichfrequenz PCB Design?

3, Schutz. Als Resultat vun der Längt vum Thema plus vill Diskussioun, déi Artikele schützt, keng spezifesch Aféierung méi.

4, probéiert d’Geschwindegkeet vun Héichfrequenz Geräter ze reduzéieren.

5, erhéicht déi dielektresch Konstante vum PCB Board, kann héich Frequenzdeeler vermeiden wéi d’Transmissiounslinn no beim Board no baussen ausstrahlen; Erhéicht d’Dicke vum PCB Board, miniméiert d’Dicke vun der Mikrosträiflinn, kann elektromagnetesch Linnespill vermeiden, kann och Stralung verhënneren.