Tanpa kawalan impedans, pantulan dan penyimpangan isyarat yang besar akan terjadi, yang mengakibatkan kegagalan reka bentuk. Isyarat biasa, seperti bas PCI, bas PCI-E, USB, Ethernet, memori DDR, isyarat LVDS, dan lain-lain, semuanya memerlukan kawalan impedans. Pengendalian impedans akhirnya perlu dilaksanakan melalui BPA reka bentuk, yang juga mengemukakan keperluan yang lebih tinggi untuk teknologi papan PCB. Setelah berkomunikasi dengan kilang PCB dan digabungkan dengan penggunaan perisian EDA, impedans pendawaian dikendalikan mengikut kehendak integriti isyarat.

Kaedah pendawaian yang berbeza dapat dikira untuk mendapatkan nilai impedans yang sesuai.

Garis jalur mikro

Ia terdiri daripada jalur wayar dengan satah tanah dan dielektrik di tengah. Sekiranya pemalar dielektrik, lebar garis, dan jaraknya dari permukaan tanah dapat dikendalikan, maka sifat impedansnya dapat dikendalikan, dan ketepatannya berada dalam ± 5%.

Kawalan Impedans berdasarkan reka bentuk PCB

Stripline

Garis pita adalah jalur tembaga di tengah dielektrik antara dua satah pengalir. Sekiranya ketebalan dan lebar garis, pemalar dielektrik medium, dan jarak antara permukaan tanah dari dua lapisan dapat dikendalikan, sifat impedans garis dapat dikendalikan, dan ketepatannya berada dalam lingkungan 10%.

Kawalan Impedans berdasarkan reka bentuk PCB

Struktur papan pelbagai lapisan:

Untuk mengawal impedans PCB dengan baik, perlu memahami struktur PCB:

Biasanya apa yang kita panggil papan berlapis terdiri daripada plat teras dan kepingan separa pepejal yang dilaminasi antara satu sama lain. Papan teras adalah kepingan tembaga dua ketebalan yang keras dan khusus, yang merupakan bahan asas papan bercetak. Dan bahagian separa sembuh merupakan lapisan penyusupan yang disebut, berperanan untuk mengikat plat inti, walaupun ada ketebalan awal tertentu, tetapi dalam proses menekan ketebalannya akan terjadi beberapa perubahan.

Biasanya lapisan paling luar dua dielektrik multilayer adalah lapisan basah, dan lapisan kerajang tembaga yang terpisah digunakan di bahagian luar kedua lapisan ini sebagai kerajang tembaga luar. Spesifikasi ketebalan asal kerajang tembaga luar dan kerajang tembaga dalam umumnya 0.5oz, 1OZ, 2OZ (1OZ kira-kira 35um atau 1.4mil), tetapi setelah beberapa siri rawatan permukaan, ketebalan akhir foil tembaga luar biasanya akan meningkat sekitar 1OZ. Kerajang tembaga dalam adalah penutup tembaga di kedua sisi plat teras. Ketebalan akhir sedikit berbeza dari ketebalan asal, tetapi umumnya dikurangkan oleh beberapa um kerana terukir.

Lapisan terluar dari papan multilayer adalah lapisan rintangan kimpalan, yang sering kita katakan “minyak hijau”, tentu juga boleh berwarna kuning atau warna lain. Ketebalan lapisan rintangan pateri pada amnya tidak mudah ditentukan dengan tepat. Kawasan tanpa kerajang tembaga di permukaannya sedikit lebih tebal daripada kawasan dengan kerajang tembaga, tetapi kerana kekurangan ketebalan kerajang tembaga, maka kerajang tembaga masih lebih menonjol, ketika kita menyentuh permukaan papan bercetak dengan jari kita dapat merasakan.

Apabila ketebalan tertentu dari papan bercetak dibuat, di satu pihak, pilihan parameter bahan yang wajar diperlukan, di sisi lain, ketebalan akhir lembaran separa sembuh akan lebih kecil daripada ketebalan awal. Berikut adalah struktur berlapis 6 lapisan khas:

Kawalan Impedans berdasarkan reka bentuk PCB

Parameter PCB:

Tumbuhan PCB yang berbeza mempunyai sedikit perbezaan dalam parameter PCB. Melalui komunikasi dengan sokongan teknikal loji papan litar, kami memperoleh beberapa data parameter kilang:

Kerajang tembaga permukaan:

Terdapat tiga ketebalan kerajang tembaga yang dapat digunakan: 12um, 18um dan 35um. Ketebalan akhir selepas penamat adalah sekitar 44um, 50um dan 67um.

Plat inti: S1141A, standard FR-4, dua plat tembaga dilapisi roti biasa digunakan. Spesifikasi pilihan dapat ditentukan dengan menghubungi pengilang.

Tablet separa sembuh:

Spesifikasi (ketebalan asal) adalah 7628 (0.185mm), 2116 (0.105mm), 1080 (0.075mm), 3313 (0.095mm). Ketebalan sebenar setelah menekan biasanya lebih kurang 10-15um daripada nilai asalnya. Maksimum 3 tablet semi-sembuh dapat digunakan untuk lapisan penyusupan yang sama, dan ketebalan 3 tablet semi-sembuh tidak boleh sama, sekurang-kurangnya satu tablet setengah sembuh dapat digunakan, tetapi beberapa pengeluar mesti menggunakan sekurang-kurangnya dua . Sekiranya ketebalan bahagian separa sembuh tidak mencukupi, kerajang tembaga di kedua sisi plat inti dapat terukir, dan kemudian bahagian separa sembuh dapat diikat pada kedua sisi, sehingga lapisan penyusupan yang lebih tebal dapat dicapai.

Bahagian melintasi:

Kami berpendapat bahawa keratan rentas wayar adalah segi empat tepat, tetapi sebenarnya berbentuk trapezoid. Mengambil lapisan TOP sebagai contoh, apabila ketebalan foil tembaga adalah 1OZ, pinggir bawah atas trapezoid adalah 1MIL lebih pendek daripada pinggir bawah bawah. Sebagai contoh, jika lebar garis adalah 5MIL, maka bahagian atas dan bawah adalah sekitar 4MIL dan sisi bawah dan bawah kira-kira 5MIL. Perbezaan antara tepi atas dan bawah berkaitan dengan ketebalan tembaga. Jadual berikut menunjukkan hubungan antara atas dan bawah trapezoid dalam keadaan yang berbeza.

Kawalan Impedans berdasarkan reka bentuk PCB

Permitiviti: Permitiviti kepingan separa sembuh berkaitan dengan ketebalan. Jadual berikut menunjukkan parameter ketebalan dan ketebalan pelbagai jenis kepingan separa sembuh:

Kawalan Impedans berdasarkan reka bentuk PCB

Pemalar dielektrik plat berkaitan dengan bahan resin yang digunakan. Pemalar dielektrik plat FR4 ialah 4.2 – 4.7, dan menurun dengan peningkatan frekuensi.

Faktor kehilangan dielektrik: bahan dielektrik di bawah tindakan medan elektrik bergantian, kerana penggunaan haba dan tenaga disebut kehilangan dielektrik, biasanya dinyatakan oleh faktor kehilangan dielektrik Tan δ. Nilai tipikal untuk S1141A ialah 0.015.

Lebar dan jarak garisan minimum untuk memastikan pemesinan: 4mil / 4mil.

Pengenalan alat pengiraan Impedans:

Apabila kita memahami struktur papan pelbagai lapisan dan menguasai parameter yang diperlukan, kita dapat mengira impedans melalui perisian EDA. Anda boleh menggunakan Allegro untuk melakukan ini, tetapi saya mengesyorkan Polar SI9000, yang merupakan alat yang baik untuk mengira impedans ciri dan kini digunakan oleh banyak kilang PCB.

Semasa menghitung ciri impedans isyarat dalaman kedua garis pembezaan dan garis terminal tunggal, anda hanya akan menemui sedikit perbezaan antara Polar SI9000 dan Allegro kerana beberapa perincian, seperti bentuk keratan rentas wayar. Namun, jika ingin mengira ciri impedans sinyal Surface, saya sarankan anda memilih model Coated dan bukannya model Surface, kerana model tersebut mengambil kira keberadaan lapisan ketahanan solder, jadi hasilnya akan lebih tepat. Berikut adalah tangkapan skrin separa dari impedans garis pembezaan permukaan yang dikira dengan Polar SI9000 dengan mempertimbangkan lapisan ketahanan solder:

Oleh kerana ketebalan lapisan tahan solder tidak mudah dikendalikan, pendekatan perkiraan juga dapat digunakan, seperti yang disarankan oleh pengeluar papan: tolak nilai tertentu dari pengiraan model Surface. Adalah disyorkan bahawa impedans pembezaan adalah minus 8 ohm dan impedans hujung tunggal adalah minus 2 ohm.

Keperluan PCB berbeza untuk pendawaian

(1) Tentukan mod pendawaian, parameter dan pengiraan impedans. Terdapat dua jenis mod perbezaan untuk perutean garis: mod perbezaan garis mikrostrip lapisan luar dan mod perbezaan garis jalur lapisan dalam. Impedansi dapat dikira dengan perisian pengiraan impedansi terkait (seperti POLAR-SI9000) atau formula pengiraan impedansi melalui pengaturan parameter yang wajar.

(2) Garis isometrik selari. Tentukan lebar dan jarak garisan, dan ikuti dengan ketat lebar dan jarak garisan yang dihitung semasa membuat laluan. Jarak antara dua garisan mesti selalu tidak berubah, untuk tetap selari. Terdapat dua cara paralelisme: satu adalah bahawa kedua-dua garis berjalan di lapisan bersebelahan yang sama, dan yang lain ialah kedua garis berjalan di lapisan atas-bawah. Secara amnya cuba mengelakkan penggunaan isyarat perbezaan antara lapisan, kerana dalam proses sebenar PCB dalam proses, kerana ketepatan penjajaran laminasi lata jauh lebih rendah daripada yang disediakan antara ketepatan etsa, dan dalam proses kehilangan dielektrik laminasi, tidak dapat menjamin perbezaan jarak garis sama dengan ketebalan dielektrik interlayer, akan menyebabkan perbezaan antara lapisan perbezaan perubahan impedans. Sebaiknya gunakan perbezaan dalam lapisan yang sama sebanyak mungkin.