如果沒有阻抗控制，會造成相當大的信號反射和失真，從而導致設計失敗。 常見的信號，如PCI總線、PCI-E總線、USB、以太網、DDR內存、LVDS信號等，都需要阻抗控制。 Impedance control ultimately needs to be realized through PCB design, which also puts forward higher requirements for PCB board technology. After communication with PCB factory and combined with the use of EDA software, the impedance of wiring is controlled according to the requirements of signal integrity.

可以計算出不同的接線方式，得到相應的阻抗值。

微帶線

它由一條帶接地層的電線和中間的電介質組成。 如果介電常數、線寬、離地平面距離可控，則其特性阻抗可控，精度在±5%以內。

Impedance control based on PCB design

帶狀線

帶狀線是位於兩個導電平面之間電介質中間的一條銅帶。 如果線路的粗細、介質的介電常數、兩層地平面之間的距離可控，則線路的特徵阻抗可控，精度在10%以內。

Impedance control based on PCB design

多層板結構：

為了很好地控制PCB阻抗，需要了解PCB的結構：

通常我們所說的多層板是由芯板和半固化片相互層壓而成。 芯板是一塊堅硬的、特定厚度的、兩麵包的銅板，它是印製板的基本材料。 而半固化片構成所謂的滲透層，起到粘合芯板的作用，雖然有一定的初始厚度，但在壓製過程中其厚度會發生一些變化。

通常多層的最外面的兩個介電層是潤濕層，在這兩層的外側使用單獨的銅箔層作為外層銅箔。 外層銅箔和內層銅箔的原始厚度規格一般為0.5oz、1OZ、2OZ（1OZ約為35um或1.4mil），但經過一系列的表面處理後，外層銅箔的最終厚度一般會增加約1盎司。 內層銅箔是覆蓋在芯板兩側的銅箔。 最終的厚度與原來的厚度相差不大，但由於蝕刻的原因，一般會減少幾個um。

多層板的最外層是阻焊層，也就是我們常說的“綠油”，當然也可以是黃色或者其他顏色。 阻焊層的厚度一般不容易準確確定。 表面沒有銅箔的區域比有銅箔的區域稍厚，但是由於銅箔厚度不足，所以銅箔還是比較突出的，當我們用手指觸摸印製板表面時可以感覺到。

在製作特定厚度的印製板時，一方面需要合理選擇材料參數，另一方面，半固化板的最終厚度會小於初始厚度。 下面是一個典型的6層層疊結構：

Impedance control based on PCB design

印刷電路板參數：

不同PCB廠PCB參數略有差異。 通過與線路板廠技術支持的溝通，我們得到了該廠的一些參數數據：

表面銅箔：

可以使用三種厚度的銅箔：12um、18um和35um。 精加工後的最終厚度約為44um、50um和67um。

芯板：S1141A，標準FR-4，常用兩塊覆銅板。 可選規格可通過聯繫製造商確定。

半固化片：

規格（原厚度）有7628（0.185mm）、2116（0.105mm）、1080（0.075mm）、3313（0.095mm）。 壓制後的實際厚度通常比原值小10-15um左右。 同一個滲透層最多可以使用3片半固化片，3片半固化片的厚度不能相同，至少可以使用XNUMX片半固化片，但有些廠家必須至少使用XNUMX片. 如果半固化片的厚度不夠，可以先將芯板兩面的銅箔蝕刻掉，然後再將半固化片雙面粘合，這樣可以形成較厚的滲透層。達到了。

橫斷面：

我們會認為電線的橫截面是矩形，但它實際上是梯形。 以TOP層為例，當銅箔厚度為1OZ時，梯形的上底邊比下底邊短1MIL。 例如，如果線寬為5MIL，則頂邊和底邊約為4MIL，底邊和底邊約為5MIL。 上下邊緣的差異與銅厚有關。 下表顯示了不同條件下梯形頂部和底部的關係。

Impedance control based on PCB design

介電常數：半固化片的介電常數與厚度有關。 下表顯示了不同類型半固化片的厚度和介電常數參數：

Impedance control based on PCB design

板的介電常數與所用的樹脂材料有關。 FR4板的介電常數為4.2—4.7，隨著頻率的增加而降低。

介電損耗因數：介電材料在交變電場作用下，因發熱和能量消耗而產生的損耗稱為介電損耗，通常用介電損耗因數Tanδ表示。 S1141A 的典型值為 0.015。

保證加工的最小線寬和線距：4mil/4mil。

阻抗計算工具介紹：

當我們了解了多層板的結構，掌握了所需的參數後，就可以通過EDA軟件計算出阻抗。 你可以用Allegro來做這個，但是我推薦Polar SI9000，它是計算特徵阻抗的好工具，現在很多PCB廠都在使用。

在計算差分線和單端線的內部信號的特徵阻抗時，您會發現Polar SI9000 和Allegro 之間僅因某些細節（例如導線橫截面的形狀）存在細微差別。 但是，如果是計算Surface信號的特徵阻抗，我建議你選擇Coated模型而不是Surface模型，因為這種模型考慮了阻焊層的存在，所以結果會更準確。 以下是使用 Polar SI9000 計算的考慮阻焊層的表面差分線路阻抗的部分截圖：

由於阻焊層的厚度不容易控制，因此也可以使用近似方法，如電路板製造商推薦的：從表面模型計算中減去特定值。 建議差分阻抗負8歐，單端阻抗負2歐。

對佈線的差分 PCB 要求

(1)確定接線方式、參數和阻抗計算。 線路走線有兩種差分模式：外層微帶線差分模式和內層帶狀線差分模式。 阻抗可以通過相關的阻抗計算軟件（如POLAR-SI9000）或阻抗計算公式通過合理的參數設置來計算。

(2) 平行等距線。 確定線寬和間距，佈線時嚴格按照計算出的線寬和間距。 兩條線之間的間距必須始終保持不變，即保持平行。 平行有兩種方式：一種是兩條線走在同一個並排層，另一種是兩條線走在上層。 一般盡量避免使用層間差異信號，即因為在實際PCB加工過程中，由於級聯疊層對位精度遠低於規定的蝕刻精度，並且在疊層過程中存在介電損耗，不能保證差線間距等於層間電介質的厚度，會引起層間差值的阻抗變化。 建議盡量使用同一層內的差異。