PCB ontwerp hoë-spoed analoog inset sein roetering metode

Hoe wyer die lynwydte, hoe sterker is die anti-interferensievermoë en hoe beter is die seinkwaliteit (die invloed van veleffek). Maar terselfdertyd moet die vereiste van 50Ω kenmerkende impedansie gewaarborg word. Normale FR4 bord, die oppervlak lyn breedte 6MIL impedansie is 50Ω. Dit kan natuurlik nie aan die seinkwaliteitvereistes van hoëspoed-analoog-invoer voldoen nie, so ons gebruik gewoonlik uithol GND02 en laat dit verwys na die ART03-laag. Op hierdie manier kan die differensiële sein as 12/10 getel word, en die enkele lyn kan as 18MIL getel word. (Let daarop dat die lynwydte 18MIL oorskry en dan is verbreding betekenisloos)

PCB ontwerp hoë-spoed analoog inset sein roetering metode en reëls

Die CLINE wat in groen in die figuur uitgelig is, verwys na die enkellyn en differensiële hoëspoed analoog insette van die ART03-laag. Terwyl dit gedoen word, moet sekere besonderhede hanteer word:

(1) Die simulasiegedeelte van die TOP-laag moet verpak word, soos in die figuur hierbo getoon. Daar moet kennis geneem word dat die afstand vanaf die grondkoper na die analoog inset CLINE 3W moet wees, dit wil sê, die AIRGAP vanaf die rand van die koper na CLINE is twee keer die lynwydte. Volgens sommige elektromagnetiese teoretiese berekeninge en simulasies word die magnetiese veld en elektriese veld van die seinlyne op die PCB hoofsaaklik versprei binne die omvang van 3W. (Die geraasinterferensie van omringende seine is minder as of gelyk aan 1%).

(2) Die GND koper van die positiewe laag van die analoog area moet ook geïsoleer word van die omliggende digitale area, dit wil sê, alle lae is geïsoleer.

(3) Vir die uithol van GND02, hol ons gewoonlik al hierdie area uit, so die bewerking is relatief eenvoudig en daar is geen probleem nie. Maar met inagneming van die besonderhede of om beter te doen, kan ons net die analoog insetbedrading deel uithol, natuurlik dieselfde as die BOON laag, die 3W area. Dit kan die seinkwaliteit en die platheid van die bord waarborg. Die verwerkingsresultaat is soos volg:

PCB ontwerp hoë-spoed analoog inset sein roetering metode en reëls

Op hierdie manier kan die terugkeerpad van die hoëspoed analoog insetsein vinnig op die GND02-laag hervloei word. Dit wil sê, die gesimuleerde grondretoerpad word korter.

(4) Stamp ‘n groot aantal GND-via’s onreëlmatig om die hoëspoed-analoogsein om die analoogsein vinnig terug te laat vloei. Dit kan ook geraas absorbeer.

PCB ontwerp hoë-spoed analoog inset sein roete reëls

Reël 1: Hoëspoed PCB sein roetering afskerm reëls In hoë spoed PCB ontwerp moet die roetering van sleutel hoë spoed sein lyne soos horlosies afgeskerm word. As daar geen skild of net ‘n deel daarvan is nie, sal dit EMI-lekkasie veroorsaak. Dit word aanbeveel dat die afgeskermde draad met ‘n gat per 1000 mil geaard word.

PCB ontwerp hoë-spoed analoog inset sein roetering metode en reëls

Reël 2: Hoë-spoed sein roetering geslote-lus reëls

As gevolg van die toenemende digtheid van PCB-borde, is baie PCB-UITLEG-ingenieurs geneig tot ‘n fout in die proses van roetering, dit wil sê hoëspoed-seinnetwerke soos klokseine, wat geslote-lus-resultate lewer wanneer meerlaag-PCB’s roeteer word. As gevolg van so ‘n geslote lus sal ‘n lusantenna vervaardig word, wat die uitgestraalde intensiteit van EMI sal verhoog.

PCB ontwerp hoë-spoed analoog inset sein roetering metode en reëls

Reël 3: Hoëspoed sein roetering ooplus reëls

Reël 2 noem dat die geslote lus van hoëspoed seine EMI-bestraling sal veroorsaak, maar die oop lus sal ook EMI-bestraling veroorsaak.

Hoëspoed seinnetwerke soos klokseine, sodra ‘n ooplusresultaat plaasvind wanneer die multilaag-PCB gerouteer word, sal ‘n lineêre antenna geproduseer word, wat die EMI-stralingsintensiteit verhoog.

PCB ontwerp hoë-spoed analoog inset sein roetering metode en reëls

Reël 4: Kenmerkende impedansie-kontinuïteitsreël van hoëspoedsein

Vir hoëspoedseine moet die kenmerkende impedansie kontinuïteit wees wanneer daar tussen lae gewissel word, anders sal dit EMI-bestraling verhoog. Met ander woorde, die breedte van die bedrading van dieselfde laag moet aaneenlopend wees, en die impedansie van die bedrading van verskillende lae moet aaneenlopend wees.

PCB ontwerp hoë-spoed analoog inset sein roetering metode en reëls

Reël 5: Bedradingsrigtingreëls vir hoëspoed-PCB-ontwerp

Die bedrading tussen twee aangrensende lae moet die beginsel van vertikale bedrading volg, anders sal dit oorspraak tussen die lyne veroorsaak en EMI-straling verhoog.

Kortom, die aangrensende bedradingslae volg die horisontale en vertikale bedradingrigtings, en die vertikale bedrading kan die oorspraak tussen die lyne onderdruk.

PCB ontwerp hoë-spoed analoog inset sein roetering metode en reëls

Reël 6: Topologiese struktuurreëls in hoëspoed-PCB-ontwerp

In hoëspoed-PCB-ontwerp bepaal die beheer van die kenmerkende impedansie van die stroombaanbord en die ontwerp van die topologiese struktuur onder multi-ladingstoestande direk die sukses of mislukking van die produk.

Die figuur toon ‘n daisy chain topologie, wat oor die algemeen voordelig is wanneer dit in ‘n paar Mhz gebruik word. Dit word aanbeveel om ‘n stervormige simmetriese struktuur aan die agterkant in hoëspoed-PCB-ontwerp te gebruik.

PCB ontwerp hoë-spoed analoog inset sein roetering metode en reëls

Reël 7: Resonansreël van spoorlengte

Kontroleer of die lengte van die seinlyn en die frekwensie van die sein resonansie uitmaak, dit wil sê wanneer die lengte van die bedrading ‘n heelgetalveelvoud van die seingolflengte 1/4 is, sal die bedrading resoneer, en die resonansie sal elektromagnetiese golwe uitstraal en inmenging veroorsaak.