PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade

Hoe breder de linebreedte, hoe sterker de anty-ynterferinsjefeardigens en hoe better de sinjaalkwaliteit (de ynfloed fan hûdeffekt). Mar tagelyk moat de eask fan 50Ω karakteristike impedânsje garandearre wurde. Normaal FR4 board, it oerflak line breedte 6MIL impedance is 50Ω. Dit kin fansels net foldogge oan ‘e easken foar sinjaalkwaliteit fan hege snelheid analoge ynfier, dus wy brûke oer it generaal útholle GND02 en lit it ferwize nei de ART03-laach. Op dizze manier kin it differinsjaalsignaal wurde rekkene as 12/10, en de ienige line kin wurde rekkene as 18MIL. (Tink derom dat de linebreedte grutter is as 18MIL en dan is ferbreding sinleas)

PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade en regels

De CLINE yn grien markearre yn ‘e figuer ferwiist nei de single-line en differinsjaal hege snelheid analoge ynfier fan’ e ART03-laach. Wylst dat dogge, moatte guon details behannele wurde:

(1) It simulaasjediel fan ‘e TOP-laach moat wurde ferpakt, lykas werjûn yn’ e figuer hjirboppe. It moat opmurken wurde dat de ôfstân fan ‘e grûn koper nei de analoge ynfier CLINE moat wêze 3W, dat is, de AIRGAP fan’ e râne fan ‘e koper nei CLINE is twa kear de line breedte. Neffens guon elektromagnetyske teoretyske berekkeningen en simulaasjes binne it magnetyske fjild en elektryske fjild fan ‘e sinjaallinen op’ e PCB benammen ferdield binnen it berik fan 3W. (De lûd-ynterferinsje fan omlizzende sinjalen is minder as of gelyk oan 1%).

(2) It GND-koper fan ‘e positive laach fan it analoge gebiet moat ek isolearre wurde fan it omlizzende digitale gebiet, dat is, alle lagen binne isolearre.

(3) Foar it holjen fan GND02 holpen wy normaal dit heule gebiet út, sadat de operaasje relatyf ienfâldich is en d’r is gjin probleem. Mar sjoen de details of om better te dwaan, kinne wy ​​​​allinich it analoge ynputbedradingsdiel holje, fansels, itselde as de TOP-laach, it 3W-gebiet. Dit kin de sinjaalkwaliteit en de platheid fan it boerd garandearje. It ferwurkingsresultaat is as folget:

PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade en regels

Op dizze manier kin it weromreispaad fan it hege snelheid analoge ynfiersinjaal fluch opnij wurde op ‘e GND02-laach. Dat is, de simulearre grûn werom paad wurdt koarter.

(4) Unregelmjittich punch in grut oantal GND-via’s om it hege snelheid analoge sinjaal om it analoge sinjaal fluch werom te meitsjen. It kin ek lûd absorbearje.

PCB ûntwerp hege snelheid analoge ynfier sinjaal Routing regels

Regel 1: Hege snelheid PCB sinjaal routing shielding regels Yn hege snelheid PCB design, de routing fan wichtige hege-snelheid sinjaal rigels lykas klokken moat wurde shielded. As d’r gjin skyld is of mar in diel dêrfan, sil it EMI-lekkage feroarsaakje. It is oan te rieden dat de shielded tried wurdt grûn mei in gat per 1000 mil.

PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade en regels

Regel 2: Hege snelheid sinjaal routing sletten lus regels

Troch de tanimmende tichtens fan PCB-boerden binne in protte PCB-LAYOUT-yngenieurs gefoelich foar in flater yn it proses fan routing, dat is hegesnelheidssinjaalnetwurken lykas kloksinjalen, dy’t sletten-loopresultaten produsearje by it routing fan multi-layer PCB’s. As gefolch fan sa’n sletten lus sil in lusantenne wurde produsearre, dy’t de útstriele yntinsiteit fan EMI sil ferheegje.

PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade en regels

Regel 3: Hege snelheid sinjaal routing iepen lus regels

Regel 2 neamt dat de sletten lus fan hege-snelheid sinjalen sil feroarsaakje EMI strieling, mar de iepen lus sil ek feroarsaakje EMI strieling.

Sinjaalnetwurken mei hege snelheid lykas kloksinjalen, as ienris in iepen-loop-resultaat optreedt as de multilayer PCB wurdt trochstjoerd, sil in lineêre antenne wurde produsearre, wat de EMI-stralingsintensiteit fergruttet.

PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade en regels

Regel 4: Karakteristyk impedans kontinuïteit regel fan hege-snelheid sinjaal

Foar hege-snelheid sinjalen, de karakteristike impedance moat wêze kontinuïteit by it wikseljen tusken lagen, oars sil tanimme EMI strieling. Mei oare wurden, de breedte fan ‘e bedrading fan deselde laach moat kontinu wêze, en de impedânsje fan’ e bedrading fan ferskate lagen moat kontinu wêze.

PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade en regels

Regel 5: Wiring rjochting regels foar hege-snelheid PCB design

De bedrading tusken twa neistlizzende lagen moat folgje it prinsipe fan fertikale wiring, oars sil feroarsaakje crosstalk tusken de linen en tanimme EMI strieling.

Koartsein, de neistlizzende wiring lagen folgje de horizontale en fertikale wiring rjochtings, en de fertikale wiring kin ûnderdrukke de crosstalk tusken de rigels.

PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade en regels

Regel 6: Topologyske struktuerregels yn hege snelheid PCB-ûntwerp

Yn hege snelheid PCB-ûntwerp bepale de kontrôle fan ‘e karakteristike impedânsje fan’ e circuit board en it ûntwerp fan ‘e topologyske struktuer ûnder multi-load-betingsten direkt it sukses of mislearjen fan it produkt.

De figuer toant in daisy chain topology, dat is oer it algemien foardielich as brûkt yn in pear Mhz. It is oan te rieden om in stjerfoarmige symmetryske struktuer te brûken op ‘e efterkant yn hege snelheid PCB-ûntwerp.

PCB ûntwerp hege snelheid analoge ynfier sinjaal routing metoade en regels

Regel 7: Resonânsje regel fan trace lingte

Kontrolearje oft de lingte fan it sinjaal line en de frekwinsje fan it sinjaal foarmje resonânsje, dat is, as de lingte fan de bedrading is in hiel getal mearfâldichheid fan it sinjaal golflingte 1/4, de wiring sil resonânsje, en de resonânsje sil útstrielje elektromagnetyske weagen en feroarsaakje ynterferinsje.