PCB 設計高速模擬輸入信號路由方法

線寬越寬，抗干擾能力越強，信號質量越好（趨膚效應的影響）。 但同時必須保證50Ω特性阻抗的要求。 普通FR4板，表麵線寬6MIL阻抗為50Ω。 這顯然不能滿足高速模擬輸入的信號質量要求，所以我們一般採用挖空GND02，讓它參考ART03層。 這樣，差分信號可以算作12/10，單線可以算作18MIL。 （注意線寬超過18MIL再加寬是沒有意義的）

PCB設計高速模擬輸入信號走線方法及規則

圖中綠色突出顯示的 CLINE 是指 ART03 層的單線和差分高速模擬輸入。 這樣做時，必須處理一些細節：

(1) TOP層的仿真部分需要打包，如上圖所示。 需要注意的是，接地銅線到模擬輸入CLINE的距離需要3W，即銅線邊緣到CLINE的AIRGAP是線寬的兩倍。 根據一些電磁理論計算和模擬，PCB上信號線的磁場和電場主要分佈在3W的範圍內。 （來自周圍信號的噪聲干擾小於等於1%）。

(2) 模擬區正極層的GND覆銅也需要與周圍的數字區隔離，即所有層都隔離。

(3)對於GND02的鏤空，我們一般都是把這塊區域全部鏤空，所以操作比較簡單，沒有問題。 但是考慮到細節還是為了做得更好，我們只能將模擬輸入接線部分挖空，當然和TOP層一樣，3W區域。 這樣可以保證信號質量和板子的平整度。 處理結果如下：

PCB設計高速模擬輸入信號走線方法及規則

這樣，高速模擬輸入信號的返迴路徑可以快速回流到GND02層。 也就是說，模擬的接地返迴路徑變得更短。

(4) 在高速模擬信號周圍不規則地打出大量的GND過孔，使模擬信號快速回流。 它還可以吸收噪音。

PCB設計高速模擬輸入信號佈線規則

規則一：高速PCB信號走線屏蔽規則在高速PCB設計中，時鐘等關鍵高速信號線的走線需要屏蔽。 如果沒有屏蔽或只有部分屏蔽，則會導致EMI洩漏。 建議屏蔽線每 1 mil 打一個孔接地。

PCB設計高速模擬輸入信號走線方法及規則

規則二：高速信號路由閉環規則

由於PCB板的密度越來越大，很多PCB LAYOUT工程師在佈線過程中容易出現錯誤，即時鐘信號等高速信號網絡，在多層PCB佈線時產生閉環結果。 由於這種閉環，將產生環形天線，這將增加 EMI 的輻射強度。

PCB設計高速模擬輸入信號走線方法及規則

規則三：高速信號路由開環規則

規則二提到高速信號的閉環會產生EMI輻射，但開環也會產生EMI輻射。

時鐘信號等高速信號網絡，一旦在多層PCB佈線時出現開環結果，就會產生線性天線，增加EMI輻射強度。

PCB設計高速模擬輸入信號走線方法及規則

規則四：高速信號特性阻抗連續性規則

對於高速信號，層間切換時特性阻抗必須連續，否則會增加EMI輻射。 也就是說，同層走線的寬度必須是連續的，不同層走線的阻抗必須是連續的。

PCB設計高速模擬輸入信號走線方法及規則

規則 5：高速 PCB 設計的佈線方向規則

相鄰兩層之間的走線必須遵循垂直走線的原則，否則會造成線間串擾，增加EMI輻射。

總之，相鄰的佈線層遵循水平和垂直佈線方向，垂直佈線可以抑制線路之間的串擾。

PCB設計高速模擬輸入信號走線方法及規則

規則6：高速PCB設計中的拓撲結構規則

在高速PCB設計中，電路板特性阻抗的控制和多負載條件下拓撲結構的設計，直接決定了產品的成敗。

該圖顯示了菊花鏈拓撲，在幾 Mhz 中使用時通常是有益的。 建議在高速PCB設計中後端採用星形對稱結構。

PCB設計高速模擬輸入信號走線方法及規則

規則 7：走線長度的諧振規則

檢查信號線的長度和信號的頻率是否構成諧振，即當佈線長度為信號波長1/4的整數倍時，佈線會發生諧振，諧振時會輻射電磁波並造成乾擾。