PCB Design Héich-Vitesse Analog Input Signal Routing Method

Wat d’Breet vun der Linn méi grouss ass, wat méi staark d’Anti-Interferenzfäegkeet ass a wat d’Signalqualitéit besser ass (den Afloss vum Hauteffekt). Awer zur selwechter Zäit muss d’Ufuerderung vun der 50Ω charakteristescher Impedanz garantéiert ginn. Normal FR4 Verwaltungsrot, der Uewerfläch Linn Breet 6MIL Impedanz ass 50Ω. Dëst kann selbstverständlech net d’Signalqualitéitsufuerderunge vum Héichgeschwindeg Analog-Input entspriechen, also benotze mir allgemeng Aushalung GND02 a loossen et op d’ART03-Schicht bezéien. Op dës Manéier kann d’Differentialsignal als 12/10 gezielt ginn, an déi eenzeg Linn kann als 18MIL gezielt ginn. (Notéiert datt d’Linnbreed méi wéi 18MIL ass an dann d’Erweiderung sënnlos ass)

PCB Design Héich-Vitesse Analog Input Signal Routing Method a Regelen

D’CLINE markéiert am gréngen an der Figur bezitt sech op d’Single-Linn an differenziell Héich-Vitesse Analog Input vun der ART03 Layer. Wann Dir dëst maacht, mussen e puer Detailer behandelt ginn:

(1) D’Simulatiounsdeel vun der TOP Schicht muss verpackt ginn, wéi an der Figur hei uewen gewisen. Et sollt bemierkt datt d’Distanz vum Buedem Kupfer op den Analog-Input CLINE muss 3W sinn, dat heescht, d’AIRGAP vum Rand vum Kupfer op CLINE ass zweemol d’Linnbreed. Laut e puer elektromagneteschen theoreteschen Berechnungen a Simulatioune sinn d’Magnéitfeld an d’elektrescht Feld vun de Signallinnen op der PCB haaptsächlech am Beräich vun 3W verdeelt. (D’Geräischinterferenz vun Ëmgéigend Signaler ass manner wéi oder gläich wéi 1%).

(2) D’GND Kupfer vun der positiver Schicht vum Analoggebitt muss och vun der Ëmgéigend digitaler Géigend isoléiert ginn, dat heescht, all Schichten sinn isoléiert.

(3) Fir d’Aushuelung vun GND02 hu mir normalerweis all dëst Gebitt aus, sou datt d’Operatioun relativ einfach ass an et gëtt kee Problem. Awer wann Dir d’Detailer berücksichtegt oder fir besser ze maachen, kënne mir nëmmen den Analog Input Wiring Deel aushalen, natierlech d’selwecht wéi d’TOP Layer, den 3W Beräich. Dëst kann d’Signalqualitéit an d’Flaachheet vum Bord garantéieren. D’Veraarbechtungsresultat ass wéi follegt:

PCB Design Héich-Vitesse Analog Input Signal Routing Method a Regelen

Op dës Manéier kann de Retourwee vum High-Speed-Analog-Input Signal séier op der GND02-Schicht reflowed ginn. Dat ass, de simuléierten Terrain Retour Wee gëtt méi kuerz.

(4) Onregelméisseg punch eng grouss Zuel vu GND Vias ronderëm den Héich-Vitesse Analog Signal fir den Analog Signal séier ze fléissen. Et kann och Kaméidi absorbéieren.

PCB Design Héich-Vitesse Analog Input Signal Routing Regelen

Regel 1: Héich-Vitesse PCB Signal Routing shielding Regelen Am Héich-Vitesse PCB Design, muss de Routing vun Schlëssel Héich-Vitesse Signal Linnen wéi clocks geschirmt ginn. Wann et kee Schëld oder nëmmen en Deel dovun ass, wäert et EMI Leckage verursaachen. Et ass recommandéiert datt de geschützte Drot mat engem Lach pro 1000 Mil gegrënnt gëtt.

PCB Design Héich-Vitesse Analog Input Signal Routing Method a Regelen

Regel 2: Héich-Vitesse Signal Routing zougemaach-Loop Regelen

Wéinst der Erhéijung vun der Dicht vun PCB Placke, sinn vill PCB LAYOUT Ingenieuren ufälleg fir e Feeler am Prozess vun Routing, dat ass, Héich-Vitesse Signal Netzwierker wéi Auer Signaler, déi zougemaach-Loop Resultater produzéiere wann Multi-Layer PCBs Routing. Als Resultat vun esou enger zouene Schleife gëtt eng Schleifantenne produzéiert, déi d’gestrahlte Intensitéit vum EMI erhéijen.

PCB Design Héich-Vitesse Analog Input Signal Routing Method a Regelen

Regel 3: Héich-Vitesse Signal Routing Open Loop Regelen

Regel 2 ernimmt datt d’zougemaachte Schleife vu High-Speed-Signaler EMI-Bestrahlung verursaachen, awer déi offene Schleife verursaachen och EMI-Bestrahlung.

Héichgeschwindeg Signalnetzwierker wéi Auersignaler, eemol en Open-Loop Resultat geschitt wann de Multilayer PCB geréckelt gëtt, gëtt eng linear Antenne produzéiert, wat d’EMI Stralungsintensitéit erhéicht.

PCB Design Héich-Vitesse Analog Input Signal Routing Method a Regelen

Regel 4: Charakteristesch impedans Kontinuitéit Regel vun héich-Vitesse Signal

Fir High-Speed-Signaler muss d’charakteristesch Impedanz Kontinuitéit sinn wann Dir tëscht Schichten wiesselt, soss wäert et EMI-Bestrahlung erhéijen. An anere Wierder, d’Breet vun der Drot vun der selwechter Schicht muss kontinuéierlech sinn, an d’Impedanz vun der Drot vu verschiddene Schichten muss kontinuéierlech sinn.

PCB Design Héich-Vitesse Analog Input Signal Routing Method a Regelen

Regel 5: Wiring Richtung Regele fir Héich-Vitesse PCB Design

D’Verdrahtung tëscht zwou Nopeschschichten muss de Prinzip vun der vertikaler Verdrahtung verfollegen, soss wäert et Crosstalk tëscht de Linnen verursaachen an d’EMI Stralung erhéijen.

Kuerz gesot, déi ugrenzend Verdrahtungsschichten verfollegen d’horizontale a vertikale Verdrahtungsrichtungen, an déi vertikale Verdrahtung kann de Crosstalk tëscht de Linnen ënnerdrécken.

PCB Design Héich-Vitesse Analog Input Signal Routing Method a Regelen

Regel 6: Topologesch Strukturregelen am High-Speed-PCB-Design

Am High-Speed-PCB-Design bestëmmen d’Kontroll vun der charakteristescher Impedanz vum Circuit Board an den Design vun der topologescher Struktur ënner Multi-Laaschtbedingungen direkt den Erfolleg oder den Echec vum Produkt.

D’Figur weist eng Daisy Kette Topologie, déi allgemeng gutt ass wann se an e puer Mhz benotzt ginn. Et ass recommandéiert eng stärefërmeg symmetresch Struktur op de Réck Enn an Héich-Vitesse PCB Design ze benotzen.

PCB Design Héich-Vitesse Analog Input Signal Routing Method a Regelen

Regel 7: Resonanz Regel vun Spuer Längt

Iwwerpréift ob d’Längt vun der Signallinn an d’Frequenz vum Signal Resonanz ausmécht, dat ass, wann d’Längt vun der Drot eng ganz Zuel vun der Signalwellelängt 1/4 ass, wäert d’Verkabelung resonéieren, an d’Resonanz wäert elektromagnetesch Wellen ausstrahlen a verursaache Stéierungen.