現在、高周波と 高速PCB デザインが主流になり、すべてのPCBレイアウトエンジニアは熟練している必要があります。 次に、Banermeiは、高周波および高速PCB回路のハードウェア専門家の設計経験の一部をあなたと共有します。それがすべての人に役立つことを願っています。

1.高周波干渉を回避する方法は？

高周波干渉を回避する基本的な考え方は、高周波信号の電磁界干渉を最小限に抑えることです。これは、いわゆるクロストーク（クロストーク）です。 高速信号とアナログ信号の間の距離を長くしたり、アナログ信号の横にグラウンドガード/シャントトレースを追加したりできます。 また、デジタルグランドからアナロググランドへのノイズ干渉にも注意してください。

2.高速PCB設計回路図を設計するときにインピーダンス整合をどのように考慮するか？

高速PCB回路を設計する場合、インピーダンス整合は設計要素のXNUMXつです。 インピーダンス値は、表層（マイクロストリップ）または内層（ストリップライン/ダブルストリップライン）、基準層（電源層または接地層）からの距離、配線幅、PCB材料など、配線方法と絶対的な関係があります。 、など。両方ともトレースの特性インピーダンス値に影響します。 つまり、インピーダンス値は配線後にのみ決定できます。 一般に、シミュレーションソフトウェアは、回路モデルまたは使用される数学的アルゴリズムの制限により、不連続なインピーダンスを持つ一部の配線条件を考慮に入れることができません。 現時点では、回路図で予約できるのは、直列抵抗などの一部のターミネータ（終端）のみです。 トレースインピーダンスの不連続性の影響を軽減します。 この問題の本当の解決策は、配線時にインピーダンスの不連続性を回避することです。

3.高速PCB設計では、設計者はEMCおよびEMI規則をどの側面で考慮する必要がありますか？

一般に、EMI / EMC設計では、放射面と伝導面の両方を同時に考慮する必要があります。 前者は高周波部分（<30MHz）に属し、後者は低周波部分（<30MHz）に属します。 したがって、高周波数だけに注意を払い、低周波数部分を無視することはできません。 優れたEMI / EMC設計では、レイアウトの最初に、デバイスの位置、PCBスタックの配置、重要な接続方法、デバイスの選択などを考慮する必要があります。 事前に適切な取り決めがない場合は、後で解決されます。 半分の労力でXNUMX倍の結果が得られ、コストが増加します。 たとえば、クロックジェネレータの位置は外部コネクタの近くに配置しないでください。 高速信号は可能な限り内層に送られるべきです。 反射を減らすために、特性インピーダンス整合と基準層の連続性に注意してください。 高さを下げるために、デバイスによってプッシュされる信号のスルーレートはできるだけ小さくする必要があります。 周波数成分は、デカップリング/バイパスコンデンサを選択するときに、その周波数応答が電源面のノイズを低減するための要件を満たしているかどうかに注意を払います。 また、高周波信号電流の戻り経路に注意して、ループ面積をできるだけ小さくする（つまり、ループインピーダンスをできるだけ小さくする）ことで、放射を減らします。 地面を分割して、高周波ノイズの範囲を制御することもできます。 最後に、PCBとハウジングの間のシャーシアースを適切に選択します。

4. PCBボードの選び方は？

PCBボードの選択は、設計要件を満たすことと、大量生産およびコストとの間のバランスをとる必要があります。 設計要件には、電気部品と機械部品の両方が含まれます。 通常、この重要な問題は、非常に高速なPCBボード（周波数がGHzを超える）を設計する場合により重要です。 たとえば、一般的に使用されているFR-4材料である、数GHzの周波数での誘電損失は、信号の減衰に大きな影響を与えるため、適切でない場合があります。 電気に関しては、誘電定数と誘電損失が設計周波数に適しているかどうかに注意してください。

5.コストをかけすぎずに、EMC要件を可能な限り満たすにはどうすればよいですか？

EMCによるPCBボードのコストの増加は、通常、シールド効果を強化するための接地層の数の増加と、フェライトビーズ、チョーク、およびその他の高周波高調波抑制デバイスの追加によるものです。 さらに、システム全体がEMC要件に合格するようにするには、通常、他の機関のシールド構造を一致させる必要があります。 以下は、回路によって生成される電磁放射効果を低減するためのいくつかのPCBボード設計手法のみを提供します。

信号によって生成される高周波成分を減らすために、信号のスルーレートが遅いデバイスを選択してみてください。

外部コネクタに近すぎないように、高周波コンポーネントの配置に注意してください。

高周波の反射と放射を減らすために、高速信号、配線層、およびその戻り電流経路のインピーダンス整合に注意してください。

各デバイスの電源ピンに十分かつ適切なデカップリングコンデンサを配置して、電源プレーンとグランドプレーンのノイズを軽減します。 コンデンサの周波数応答と温度特性が設計要件を満たしているかどうかに特に注意してください。

外部コネクタの近くのアースはアースから適切に分離でき、コネクタのアースは近くのシャーシのアースに接続できます。

グラウンドガード/シャントトレースは、いくつかの特別な高速信号の横で適切に使用できます。 ただし、ガード/シャントトレースがトレースの特性インピーダンスに与える影響に注意してください。

パワーレイヤーはグラウンドレイヤーから20H縮小し、Hはパワーレイヤーとグラウンドレイヤーの間の距離です。

6. 2Gを超える高周波PCBの設計、配線、レイアウトを行う際には、どのような点に注意する必要がありますか？

2Gを超える高周波PCBは無線周波数回路の設計に属し、高速デジタル回路設計の説明の範囲内ではありません。 無線周波数回路のレイアウトとルーティングは、回路図と一緒に検討する必要があります。レイアウトとルーティングは分散効果を引き起こすためです。 さらに、無線周波数回路の設計におけるいくつかの受動デバイスは、パラメータ化された定義と特殊な形状の銅箔によって実現されます。 したがって、パラメータ化されたデバイスを提供し、特殊な形状の銅箔を編集するには、EDAツールが必要です。 Mentorのボードステーションには、これらの要件を満たすことができる特別なRF設計モジュールがあります。 さらに、一般的なRF設計には、専用のRF回路解析ツールが必要です。 業界で最も有名なのは、メンターのツールとの優れたインターフェースを備えたアジレントのeesoftです。

7.テストポイントを追加すると、高速信号の品質に影響しますか？

信号品質に影響するかどうかは、テストポイントを追加する方法と信号の速度によって異なります。 基本的に、追加のテストポイント（既存のビアピンまたはDIPピンをテストポイントとして使用しないでください）をラインに追加するか、ラインから短いラインを引くことができます。 前者はラインに小さなコンデンサを追加するのと同じで、後者は余分な分岐です。 これらの条件は両方とも、高速信号に多かれ少なかれ影響を及ぼし、影響の程度は、信号の周波数速度と信号のエッジレートに関連しています。 影響の大きさは、シミュレーションを通じて知ることができます。 原則として、テストポイントが小さいほど、ブランチは短くなります（もちろん、テストツールの要件を満たす必要があります）。