सध्या, उच्च-वारंवारता आणि हाय-स्पीड पीसीबी डिझाइन हा मुख्य प्रवाह बनला आहे आणि प्रत्येक पीसीबी लेआउट अभियंता निपुण असावा. पुढे, बॅनरमेई तुमच्यासोबत हाय-फ्रिक्वेंसी आणि हाय-स्पीड पीसीबी सर्किट्समधील हार्डवेअर तज्ञांचे काही डिझाइन अनुभव शेअर करेल आणि मला आशा आहे की ते प्रत्येकासाठी उपयुक्त ठरेल.

1. उच्च वारंवारता हस्तक्षेप कसा टाळायचा?

उच्च-फ्रिक्वेंसी हस्तक्षेप टाळण्याची मूळ कल्पना म्हणजे उच्च-फ्रिक्वेंसी सिग्नलचा इलेक्ट्रोमॅग्नेटिक फील्ड हस्तक्षेप कमी करणे, जे तथाकथित क्रॉसस्टॉक (क्रॉसस्टॉक) आहे. तुम्ही हाय-स्पीड सिग्नल आणि अॅनालॉग सिग्नलमधील अंतर वाढवू शकता किंवा अॅनालॉग सिग्नलच्या पुढे ग्राउंड गार्ड/शंट ट्रेस जोडू शकता. डिजिटल ग्राउंडपासून अॅनालॉग ग्राउंडपर्यंत आवाजाच्या हस्तक्षेपाकडे देखील लक्ष द्या.

2. हाय-स्पीड पीसीबी डिझाइन स्कीमॅटिक्स डिझाइन करताना प्रतिबाधा जुळणीचा विचार कसा करावा?

हाय-स्पीड पीसीबी सर्किट्स डिझाइन करताना, प्रतिबाधा जुळणी हे डिझाइन घटकांपैकी एक आहे. प्रतिबाधा मूल्याचा वायरिंग पद्धतीशी पूर्ण संबंध असतो, जसे की पृष्ठभागावरील थर (मायक्रोस्ट्रिप) किंवा आतील स्तरावर चालणे (स्ट्रिपलाइन/डबल स्ट्रिपलाइन), संदर्भ स्तरापासून अंतर (पॉवर लेयर किंवा ग्राउंड लेयर), वायरिंगची रुंदी, पीसीबी सामग्री , इ. दोन्ही ट्रेसच्या वैशिष्ट्यपूर्ण प्रतिबाधा मूल्यावर परिणाम करतील. असे म्हणायचे आहे की, प्रतिबाधाचे मूल्य केवळ वायरिंगनंतरच निश्चित केले जाऊ शकते. साधारणपणे, सिम्युलेशन सॉफ्टवेअर सर्किट मॉडेलच्या मर्यादेमुळे किंवा वापरलेल्या गणितीय अल्गोरिदममुळे सतत प्रतिबाधा असलेल्या वायरिंगच्या काही परिस्थिती लक्षात घेऊ शकत नाही. यावेळी, केवळ काही टर्मिनेटर (टर्मिनेशन), जसे की मालिका प्रतिरोध, योजनाबद्ध आकृतीवर आरक्षित केले जाऊ शकतात. ट्रेस प्रतिबाधा मध्ये खंडितपणाचा प्रभाव कमी करा. वायरिंग करताना प्रतिबाधा खंडित होण्यापासून दूर राहण्याचा प्रयत्न करणे हाच समस्येचा खरा उपाय आहे.

3. हाय-स्पीड पीसीबी डिझाइनमध्ये, डिझायनरने कोणत्या पैलूंचा विचार केला पाहिजे EMC आणि EMI नियम?

साधारणपणे, EMI/EMC डिझाइनमध्ये एकाच वेळी रेडिएटेड आणि आयोजित दोन्ही पैलूंचा विचार करणे आवश्यक आहे. पहिला उच्च वारंवारता भाग (<30MHz) चा आहे आणि नंतरचा कमी वारंवारता भाग (<30MHz) आहे. म्हणून आपण फक्त उच्च वारंवारतेकडे लक्ष देऊ शकत नाही आणि कमी वारंवारता भागाकडे दुर्लक्ष करू शकत नाही. चांगल्या EMI/EMC डिझाइनमध्ये लेआउटच्या सुरुवातीला डिव्हाइसचे स्थान, PCB स्टॅक व्यवस्था, महत्त्वाची कनेक्शन पद्धत, डिव्हाइस निवड इत्यादी विचारात घेणे आवश्यक आहे. अगोदर चांगली व्यवस्था नसेल, तर ती नंतर सोडवली जाईल. हे अर्ध्या प्रयत्नाने दुप्पट परिणाम करेल आणि खर्च वाढवेल. उदाहरणार्थ, घड्याळ जनरेटरचे स्थान बाह्य कनेक्टरच्या जवळ नसावे. हाय-स्पीड सिग्नल शक्य तितक्या आतील स्तरावर जावेत. प्रतिबिंब कमी करण्यासाठी वैशिष्ट्यपूर्ण प्रतिबाधा जुळण्याकडे आणि संदर्भ स्तराच्या निरंतरतेकडे लक्ष द्या. उंची कमी करण्यासाठी डिव्हाइसद्वारे पुश केलेल्या सिग्नलचा वेग कमी करणे शक्य तितके कमी असावे. वारंवारता घटक, डिकपलिंग/बायपास कॅपेसिटर निवडताना, त्याचा वारंवारता प्रतिसाद पॉवर प्लेनवरील आवाज कमी करण्यासाठी आवश्यकता पूर्ण करतो की नाही याकडे लक्ष द्या. याव्यतिरिक्त, रेडिएशन कमी करण्यासाठी लूप क्षेत्र शक्य तितके लहान (म्हणजे, लूप प्रतिबाधा शक्य तितक्या लहान) करण्यासाठी उच्च-फ्रिक्वेंसी सिग्नल करंटच्या परतीच्या मार्गाकडे लक्ष द्या. उच्च-फ्रिक्वेंसी आवाजाच्या श्रेणीवर नियंत्रण ठेवण्यासाठी जमिनीचे विभाजन देखील केले जाऊ शकते. शेवटी, PCB आणि गृहनिर्माण दरम्यान चेसिस ग्राउंड योग्यरित्या निवडा.

4. पीसीबी बोर्ड कसा निवडायचा?

पीसीबी बोर्डाच्या निवडीने डिझाइन आवश्यकता पूर्ण करणे आणि मोठ्या प्रमाणात उत्पादन आणि खर्च यांच्यात संतुलन राखणे आवश्यक आहे. डिझाइन आवश्यकतांमध्ये इलेक्ट्रिकल आणि मेकॅनिकल दोन्ही भागांचा समावेश आहे. अतिशय उच्च-गती पीसीबी बोर्ड (GHz पेक्षा जास्त वारंवारता) डिझाइन करताना सहसा ही सामग्री समस्या अधिक महत्त्वाची असते. उदाहरणार्थ, सामान्यतः वापरल्या जाणार्‍या FR-4 मटेरियल, अनेक GHz च्या वारंवारतेवर डायलेक्ट्रिक हानीचा सिग्नलच्या क्षीणतेवर मोठा प्रभाव पडेल आणि तो योग्य नसेल. जोपर्यंत विजेचा संबंध आहे, डिझाइन केलेल्या वारंवारतेसाठी डायलेक्ट्रिक स्थिरांक आणि डायलेक्ट्रिक नुकसान योग्य आहेत की नाही याकडे लक्ष द्या.

5. जास्त खर्चाचा दबाव न आणता शक्य तितक्या EMC आवश्यकता कशा पूर्ण करायच्या?

EMC मुळे PCB बोर्डची वाढलेली किंमत सामान्यतः शिल्डिंग प्रभाव वाढविण्यासाठी जमिनीच्या थरांच्या संख्येत वाढ झाल्यामुळे आणि फेराइट बीड, चोक आणि इतर उच्च-फ्रिक्वेंसी हार्मोनिक सप्रेशन उपकरणे जोडल्यामुळे होते. याव्यतिरिक्त, संपूर्ण सिस्टमला EMC आवश्यकता पूर्ण करण्यासाठी इतर संस्थांवरील शिल्डिंग संरचना जुळणे आवश्यक आहे. सर्किटद्वारे व्युत्पन्न होणारा इलेक्ट्रोमॅग्नेटिक रेडिएशन प्रभाव कमी करण्यासाठी खालील फक्त काही पीसीबी बोर्ड डिझाइन तंत्र प्रदान करते.

सिग्नलद्वारे व्युत्पन्न होणारे उच्च वारंवारता घटक कमी करण्यासाठी धीमे सिग्नल स्ल्यू रेट असलेले डिव्हाइस निवडण्याचा प्रयत्न करा.

उच्च-फ्रिक्वेंसी घटकांच्या प्लेसमेंटकडे लक्ष द्या, बाह्य कनेक्टरच्या अगदी जवळ नाही.

हाय-फ्रिक्वेंसी रिफ्लेक्शन आणि रेडिएशन कमी करण्यासाठी हाय-स्पीड सिग्नल, वायरिंग लेयर आणि त्याचा रिटर्न करंट मार्ग यांच्या प्रतिबाधा जुळण्याकडे लक्ष द्या.

पॉवर प्लेन आणि ग्राउंड प्लेनवरील आवाज कमी करण्यासाठी प्रत्येक डिव्हाइसच्या पॉवर सप्लाय पिनवर पुरेसे आणि योग्य डिकपलिंग कॅपेसिटर ठेवा. कॅपेसिटरची वारंवारता प्रतिसाद आणि तापमान वैशिष्ट्ये डिझाइन आवश्यकता पूर्ण करतात की नाही यावर विशेष लक्ष द्या.

बाह्य कनेक्टरजवळील जमीन जमिनीपासून योग्यरित्या वेगळी केली जाऊ शकते आणि कनेक्टरची जमीन जवळच्या चेसिसच्या जमिनीशी जोडली जाऊ शकते.

काही विशेष हाय-स्पीड सिग्नल्सच्या बाजूला ग्राउंड गार्ड/शंट ट्रेसचा योग्य वापर केला जाऊ शकतो. परंतु ट्रेसच्या वैशिष्ट्यपूर्ण प्रतिबाधावर गार्ड/शंट ट्रेसच्या प्रभावाकडे लक्ष द्या.

पॉवर लेयर जमिनीच्या थरापासून 20H कमी होतो आणि H हे पॉवर लेयर आणि ग्राउंड लेयरमधील अंतर आहे.

6. 2G वरील हाय फ्रिक्वेन्सी PCB चे डिझाईन, राउटिंग आणि लेआउट करताना कोणत्या बाबींवर लक्ष दिले पाहिजे?

2G वरील उच्च-फ्रिक्वेंसी पीसीबी रेडिओ फ्रिक्वेन्सी सर्किट्सच्या डिझाइनशी संबंधित आहेत आणि उच्च-स्पीड डिजिटल सर्किट डिझाइनच्या चर्चेच्या कक्षेत नाहीत. रेडिओ फ्रिक्वेन्सी सर्किटचे लेआउट आणि रूटिंग योजनाबद्धतेसह विचारात घेतले पाहिजे, कारण लेआउट आणि राउटिंगमुळे वितरण परिणाम होईल. शिवाय, रेडिओ फ्रिक्वेन्सी सर्किट्सच्या डिझाइनमधील काही निष्क्रिय उपकरणे पॅरामीटराइज्ड व्याख्या आणि विशेष-आकाराच्या कॉपर फॉइलद्वारे साकारली जातात. म्हणून, पॅरामीटराइज्ड उपकरणे प्रदान करण्यासाठी आणि विशेष-आकाराचे तांबे फॉइल संपादित करण्यासाठी EDA साधने आवश्यक आहेत. मेंटॉरच्या बोर्डस्टेशनमध्ये एक विशेष RF डिझाइन मॉड्यूल आहे जे या आवश्यकता पूर्ण करू शकतात. शिवाय, सामान्य आरएफ डिझाइनसाठी विशेष आरएफ सर्किट विश्लेषण साधने आवश्यक आहेत. इंडस्ट्रीमध्ये सर्वात प्रसिद्ध आहे agilent’s eesoft, ज्यामध्ये Mentor च्या टूल्सचा चांगला इंटरफेस आहे.

7. चाचणी बिंदू जोडल्याने हाय-स्पीड सिग्नलच्या गुणवत्तेवर परिणाम होईल का?

त्याचा सिग्नलच्या गुणवत्तेवर परिणाम होईल की नाही हे चाचणी गुण जोडण्याच्या पद्धतीवर आणि सिग्नल किती वेगवान आहे यावर अवलंबून आहे. मूलभूतपणे, अतिरिक्त चाचणी बिंदू (चाचणी बिंदू म्हणून विद्यमान द्वारे किंवा DIP पिन वापरू नका) रेषेत जोडले जाऊ शकतात किंवा रेषेतून एक लहान रेषा ओढली जाऊ शकतात. पूर्वीच्या ओळीवर एक लहान कॅपेसिटर जोडण्यासाठी समतुल्य आहे, नंतरचे एक अतिरिक्त शाखा आहे. या दोन्ही परिस्थितींचा हाय-स्पीड सिग्नलवर कमी-अधिक प्रमाणात परिणाम होईल आणि परिणामाची व्याप्ती सिग्नलच्या वारंवारता गती आणि सिग्नलच्या किनारी दराशी संबंधित आहे. सिम्युलेशनद्वारे प्रभावाची तीव्रता ओळखली जाऊ शकते. तत्वतः, चाचणी बिंदू जितका लहान असेल तितका चांगला (अर्थातच, त्याने चाचणी साधनाच्या आवश्यकता पूर्ण केल्या पाहिजेत) शाखा जितकी लहान असेल तितकी चांगली.