Hiện tại, tần số cao và PCB tốc độ cao thiết kế đã trở thành xu hướng chủ đạo và mọi kỹ sư Bố trí PCB đều phải thành thạo. Tiếp theo, Banermei sẽ chia sẻ với các bạn một số kinh nghiệm thiết kế của các chuyên gia phần cứng về mạch PCB cao tần và tốc độ cao, mong rằng sẽ hữu ích với mọi người.

1. Làm thế nào để tránh nhiễu tần số cao?

Ý tưởng cơ bản của việc tránh nhiễu tần số cao là giảm thiểu nhiễu trường điện từ của tín hiệu tần số cao, nó được gọi là nhiễu xuyên âm (Crosstalk). Bạn có thể tăng khoảng cách giữa tín hiệu tốc độ cao và tín hiệu tương tự hoặc thêm dấu vết bảo vệ mặt đất / shunt bên cạnh tín hiệu tương tự. Cũng cần chú ý đến nhiễu nhiễu từ mặt đất kỹ thuật số sang mặt đất tương tự.

2. Làm thế nào để xem xét sự phù hợp trở kháng khi thiết kế sơ đồ thiết kế PCB tốc độ cao?

Khi thiết kế mạch PCB tốc độ cao, kết hợp trở kháng là một trong những yếu tố thiết kế. Giá trị trở kháng có mối quan hệ tuyệt đối với phương pháp đi dây, chẳng hạn như đi trên lớp bề mặt (microstrip) hoặc lớp bên trong (dải / dải kép), khoảng cách từ lớp tham chiếu (lớp nguồn hoặc lớp đất), chiều rộng dây dẫn, vật liệu PCB , v.v … Cả hai đều sẽ ảnh hưởng đến giá trị trở kháng đặc trưng của vết. Điều đó có nghĩa là, giá trị trở kháng chỉ có thể được xác định sau khi đấu dây. Nói chung, phần mềm mô phỏng không thể tính đến một số điều kiện đi dây với trở kháng không liên tục do giới hạn của mô hình mạch hoặc thuật toán toán học được sử dụng. Tại thời điểm này, chỉ một số đầu cuối (kết thúc), chẳng hạn như điện trở nối tiếp, có thể được dự trữ trên sơ đồ. Giảm bớt ảnh hưởng của sự gián đoạn trong trở kháng vết. Giải pháp thực sự cho vấn đề là cố gắng tránh hiện tượng gián đoạn trở kháng khi đấu dây.

3. Trong thiết kế PCB tốc độ cao, người thiết kế nên xem xét các quy tắc EMC và EMI ở khía cạnh nào?

Nói chung, thiết kế EMI / EMC cần phải xem xét cả hai khía cạnh bức xạ và dẫn điện cùng một lúc. Cái trước thuộc về phần tần số cao hơn (<30MHz) và cái sau là phần tần số thấp hơn (<30MHz). Vì vậy, bạn không thể chỉ chú ý đến tần số cao mà bỏ qua phần tần số thấp. Một thiết kế EMI / EMC tốt phải tính đến vị trí của thiết bị, cách sắp xếp ngăn xếp PCB, phương thức kết nối quan trọng, lựa chọn thiết bị, v.v. khi bắt đầu bố trí. Nếu không có sự sắp xếp trước tốt hơn, mọi chuyện sẽ được giải quyết sau đó. Nó sẽ mang lại kết quả gấp đôi với một nửa nỗ lực và tăng chi phí. Ví dụ, vị trí của bộ tạo đồng hồ không được gần đầu nối bên ngoài. Tín hiệu tốc độ cao nên đi đến lớp bên trong càng nhiều càng tốt. Chú ý đến sự phù hợp trở kháng đặc trưng và tính liên tục của lớp tham chiếu để giảm phản xạ. Tốc độ quay vòng của tín hiệu do thiết bị đẩy phải càng nhỏ càng tốt để giảm độ cao. Các thành phần tần số, khi chọn tụ điện tách / tách, hãy chú ý đến việc đáp ứng tần số của nó có đáp ứng các yêu cầu để giảm nhiễu trên mặt phẳng công suất hay không. Ngoài ra, hãy chú ý đến đường trở lại của dòng tín hiệu tần số cao để làm cho diện tích vòng lặp càng nhỏ càng tốt (nghĩa là trở kháng mạch vòng càng nhỏ càng tốt) để giảm bức xạ. Mặt đất cũng có thể được phân chia để kiểm soát phạm vi của tiếng ồn tần số cao. Cuối cùng, chọn đúng mặt đất khung giữa PCB và vỏ.

4. Làm thế nào để chọn bảng PCB?

Việc lựa chọn bảng mạch PCB phải đạt được sự cân bằng giữa việc đáp ứng các yêu cầu thiết kế, sản xuất hàng loạt và chi phí. Các yêu cầu thiết kế bao gồm cả phần điện và phần cơ khí. Thông thường vấn đề vật liệu này quan trọng hơn khi thiết kế bảng mạch PCB tốc độ rất cao (tần số lớn hơn GHz). Ví dụ, vật liệu FR-4 thường được sử dụng, sự mất mát điện môi ở tần số vài GHz sẽ có ảnh hưởng lớn đến sự suy giảm tín hiệu, và có thể không phù hợp. Về điện, hãy chú ý xem hằng số điện môi và tổn hao điện môi có phù hợp với tần số thiết kế hay không.

5. Làm thế nào để đáp ứng các yêu cầu của EMC nhiều nhất có thể mà không gây ra quá nhiều áp lực về chi phí?

Chi phí tăng lên của bảng mạch PCB do EMC thường là do số lượng lớp đất tăng lên để nâng cao hiệu quả che chắn và việc bổ sung hạt ferit, cuộn cảm và các thiết bị triệt tiêu sóng hài tần số cao khác. Ngoài ra, thông thường cần phải phù hợp với cấu trúc che chắn trên các thiết chế khác để làm cho toàn bộ hệ thống vượt qua các yêu cầu của EMC. Sau đây chỉ cung cấp một vài kỹ thuật thiết kế bảng mạch PCB để giảm hiệu ứng bức xạ điện từ do mạch tạo ra.

Cố gắng chọn thiết bị có tốc độ quay vòng tín hiệu chậm hơn để giảm các thành phần tần số cao do tín hiệu tạo ra.

Chú ý đến vị trí của các thành phần tần số cao, không quá gần với đầu nối bên ngoài.

Chú ý đến sự kết hợp trở kháng của tín hiệu tốc độ cao, lớp dây dẫn và đường dẫn dòng điện trở lại của nó, để giảm phản xạ và bức xạ tần số cao.

Đặt các tụ điện tách đủ và thích hợp trên các chân cấp nguồn của mỗi thiết bị để giảm nhiễu trên mặt phẳng nguồn và mặt đất. Đặc biệt chú ý đến đáp ứng tần số và đặc tính nhiệt độ của tụ điện có đáp ứng các yêu cầu thiết kế hay không.

Mặt đất gần đầu nối bên ngoài có thể được tách biệt phù hợp với mặt đất, và mặt đất của đầu nối có thể được kết nối với mặt đất của khung máy gần đó.

Dấu vết bảo vệ mặt đất / shunt có thể được sử dụng thích hợp bên cạnh một số tín hiệu tốc độ cao đặc biệt. Nhưng hãy chú ý đến ảnh hưởng của dấu vết bảo vệ / shunt đối với trở kháng đặc trưng của dấu vết.

Lớp công suất co lại 20H so với lớp đất, và H là khoảng cách giữa lớp công suất và lớp đất.

6. Những khía cạnh nào cần chú ý khi thiết kế, định tuyến và bố trí PCB tần số cao trên 2G?

PCB tần số cao trên 2G thuộc về thiết kế mạch tần số vô tuyến và không thuộc phạm vi thảo luận của thiết kế mạch kỹ thuật số tốc độ cao. Bố trí và định tuyến của mạch tần số vô tuyến nên được xem xét cùng với giản đồ, bởi vì bố trí và định tuyến sẽ gây ra hiệu ứng phân phối. Hơn nữa, một số thiết bị thụ động trong thiết kế mạch tần số vô tuyến được thực hiện thông qua các định nghĩa tham số hóa và các lá đồng có hình dạng đặc biệt. Do đó, các công cụ EDA được yêu cầu để cung cấp các thiết bị được tham số hóa và chỉnh sửa các lá đồng có hình dạng đặc biệt. Máy trạm của Mentor có một mô-đun thiết kế RF đặc biệt có thể đáp ứng các yêu cầu này. Hơn nữa, thiết kế RF chung đòi hỏi các công cụ phân tích mạch RF chuyên dụng. Nổi tiếng nhất trong ngành là eesoft của agilent, có giao diện tốt với các công cụ của Mentor.

7. Việc thêm điểm kiểm tra có ảnh hưởng đến chất lượng của tín hiệu tốc độ cao không?

Nó có ảnh hưởng đến chất lượng tín hiệu hay không phụ thuộc vào phương pháp cộng điểm kiểm tra và tốc độ của tín hiệu. Về cơ bản, các điểm kiểm tra bổ sung (không sử dụng chân via hoặc DIP hiện có làm điểm kiểm tra) có thể được thêm vào dòng hoặc kéo một đoạn ngắn khỏi dòng. Cái trước tương đương với việc thêm một tụ điện nhỏ trên đường dây, cái sau là một nhánh phụ. Cả hai điều kiện này ít nhiều sẽ ảnh hưởng đến tín hiệu tốc độ cao, và mức độ ảnh hưởng liên quan đến tốc độ tần số của tín hiệu và tốc độ biên của tín hiệu. Độ lớn của tác động có thể được biết thông qua mô phỏng. Về nguyên tắc, điểm kiểm tra càng nhỏ càng tốt (tất nhiên phải đáp ứng yêu cầu của dụng cụ kiểm tra) nhánh càng ngắn càng tốt.