目前，高频和 高速印刷电路板 设计已经成为主流，每个PCB Layout工程师都应该精通。 接下来，班尔美给大家分享一些硬件专家在高频高速PCB电路方面的设计经验，希望对大家有所帮助。

1、如何避免高频干扰？

避免高频干扰的基本思想是尽量减少高频信号的电磁场干扰，也就是所谓的串扰（Crosstalk）。 您可以增加高速信号和模拟信号之间的距离，或在模拟信号旁边添加接地保护/分流走线。 还要注意从数字地到模拟地的噪声干扰。

2、设计高速PCB设计原理图时如何考虑阻抗匹配？

在设计高速PCB电路时，阻抗匹配是设计要素之一。 阻抗值与走线方式有绝对关系，如走在表层（微带）或内层（带状线/双带状线）、与参考层（电源层或地层）的距离、走线宽度、PCB材料等。两者都会影响走线的特性阻抗值。 也就是说，阻抗值只有在布线后才能确定。 通常，由于电路模型或所使用的数学算法的限制，仿真软件无法考虑一些阻抗不连续的布线情况。 这时，原理图上只能保留一些终端器（termination），比如串联电阻。 减轻走线阻抗不连续性的影响。 该问题的真正解决方案是在布线时尽量避免阻抗不连续。

3、在高速PCB设计中，设计者应该从哪些方面考虑EMC和EMI规则？

通常，EMI/EMC 设计需要同时考虑辐射和传导方面。 前者属于高频部分（<30MHz），后者属于低频部分（<30MHz）。 所以不能只关注高频而忽略低频部分。 一个好的 EMI/EMC 设计必须在布局开始时就考虑到器件的位置、PCB 堆叠排列、重要的连接方法、器件选择等。 如果事前没有更好的安排，事后都会解决。 事半功倍，增加成本。 例如，时钟发生器的位置不应靠近外部连接器。 高速信号应尽量走内层。 注意特性阻抗匹配和参考层的连续性以减少反射。 设备推送的信号的压摆率应尽可能小以降低高度。 频率成分，在选择去耦/旁路电容时，要注意其频率响应是否满足降低电源平面噪声的要求。 另外，要注意高频信号电流的返回路径，使环路面积尽可能小（即环路阻抗尽可能小），以减少辐射。 也可以划分地线来控制高频噪声的范围。 最后，正确选择PCB和外壳之间的机箱地。

4、如何选择PCB板？

PCB板的选择必须在满足设计要求和量产成本之间取得平衡。 设计要求包括电气和机械部分。 通常在设计非常高速的 PCB 板（频率大于 GHz）时，这个材料问题更为重要。 比如常用的FR-4材料，在几GHz频率下的介电损耗对信号衰减影响很大，可能不适合。 就电而言，要注意介电常数和介电损耗是否适合设计的频率。

5、如何在不造成太大成本压力的情况下，尽可能满足EMC要求？

由于EMC导致PCB板成本增加，通常是由于增加接地层数以增强屏蔽效果以及增加铁氧体磁珠、扼流圈等高频谐波抑制器件所致。 另外，通常需要在其他机构上匹配屏蔽结构，使整个系统通过EMC要求。 下面仅提供一些PCB板设计技巧，以减少电路产生的电磁辐射效应。

尽量选择信号压摆率较慢的设备，以减少信号产生的高频分量。

注意高频元件的放置，不要太靠近外部连接器。

注意高速信号、布线层及其回流路径的阻抗匹配，以减少高频反射和辐射。

在每个器件的电源引脚上放置足够且合适的去耦电容，以减轻电源平面和接地平面上的噪声。 特别注意电容器的频率响应和温度特性是否满足设计要求。

外部连接器附近的地可以适当地与地分开，连接器的地可以连接到附近的机箱地。

除了一些特殊的高速信号外，还可以适当地使用接地保护/分流线。 但要注意保护/分流走线对走线特性阻抗的影响。

电源层离地层收缩20H，H为电源层到地层的距离。

6、2G以上高频PCB在设计、布线、布局时应注意哪些方面？

2G以上的高频PCB属于射频电路设计，不属于高速数字电路设计的讨论范围。 射频电路的布局和走线要和原理图一起考虑，因为布局和走线会造成分布效应。 此外，射频电路设计中的一些无源器件是通过参数化定义和异形铜箔来实现的。 因此，需要EDA工具提供参数化设备和编辑异形铜箔。 Mentor 的 Boardstation 有一个特殊的 RF 设计模块，可以满足这些要求。 此外，通用射频设计需要专门的射频电路分析工具。 业界最著名的是aglent的eesoft，它与Mentor的工具有很好的接口。

7、增加测试点会影响高速信号的质量吗？

是否会影响信号质量取决于添加测试点的方法和信号的速度。 基本上，额外的测试点（不要使用现有的过孔或 DIP 引脚作为测试点）可以添加到线上或从线上拉出一条短线。 前者相当于在线路上加了一个小电容，后者是一个额外的支路。 这两种情况都会或多或少地影响高速信号，影响的程度与信号的频率速度和信号的边沿率有关。 通过模拟可以知道影响的大小。 原则上测试点越小越好（当然要满足测试工具的要求）分支越短越好。