Am Moment, héich-Frequenz an Héich-Vitesse PCB Design ass den Mainstream ginn, an all PCB Layout Ingenieur soll kompetent sinn. Nächst wäert Banermei mat Iech e puer vun der Design Erfahrung vun Hardware Experten an héich-Frequenz an héich-Vitesse PCB Kreesleef deelen, an ech hoffen et wäert fir jiddereen hëllefräich sinn.

1. Wéi héich Frequenz Interferenz ze vermeiden?

D’Basis Iddi fir Héichfrequenz Interferenz ze vermeiden ass d’elektromagnetesch Feldinterferenz vun Héichfrequenz Signaler ze minimiséieren, wat de sougenannte Crosstalk (Crosstalk) ass. Dir kënnt d’Distanz tëscht dem High-Speed-Signal an dem Analog-Signal vergréisseren, oder Buedemschutz / Shunt-Spure niewent dem Analog Signal addéieren. Opgepasst och op d’Geräischinterferenz vum digitale Buedem bis zum Analog Terrain.

2. Wéi impedance Matching ze betruecht wann héich-Vitesse PCB Design Schema Design?

Wann Dir High-Speed-PCB Kreesleef designt, ass d’Impedanzmatchung ee vun den Designelementer. Den Impedanzwäert huet eng absolut Relatioun mat der Verkabelungsmethod, wéi zum Beispill Spazéieren op der Uewerflächeschicht (Microstrip) oder banneschten Schicht (Stripline / Duebelstreifline), Distanz vun der Referenzschicht (Muechtschicht oder Buedemschicht), Kabelbreet, PCB Material , etc.. Béid wäert de charakteristesche impedance Wäert vun der Spuer Afloss. Dat ass ze soen, den Impedanzwäert kann nëmmen no der Drot bestëmmt ginn. Allgemeng kann Simulatiounssoftware net e puer Kabelbedéngungen mat diskontinuerlecher Impedanz berücksichtegen wéinst der Begrenzung vum Circuitmodell oder dem benotzte mathematesche Algorithmus. Zu dëser Zäit kënnen nëmmen e puer Terminatoren (Terminatioun), wéi Serieresistenz, op der schematesch Diagramm reservéiert ginn. Erliichtert den Effekt vun der Diskontinuitéit an der Spuerimpedanz. Déi richteg Léisung fir de Problem ass ze probéieren Impedanzdiskontinuitéiten beim Drot ze vermeiden.

3. An Héich-Vitesse PCB Design, déi Aspekter soll den Designer considéréiert EMC an EMI Regelen?

Allgemeng muss den EMI / EMC Design souwuel ausstrahlt wéi och duerchgefouert Aspekter zur selwechter Zäit berücksichtegen. Dee fréiere gehéiert zum méi héije Frequenzdeel (<30MHz) an dee Leschten ass den ënneschten Frequenzdeel (<30MHz). Also kënnt Dir net nëmmen op déi héich Frequenz oppassen an den nidderegen Frequenz Deel ignoréieren. Eng gutt EMI / EMC Design muss Rechnung huelen de Standuert vun der Apparat, PCB Stack Arrangement, wichteg Verbindung Method, Apparat Auswiel, etc.. am Ufank vum Layout. Wann et keng besser Arrangement virdru gëtt, gëtt et duerno geléist. Et wäert zweemol d’Resultat mat der Halschent vum Effort maachen an d’Käschte erhéijen. Zum Beispill däerf d’Plaz vum Auergenerator net no beim externen Connector sinn. Héichgeschwindeg Signaler solle sou vill wéi méiglech an déi bannescht Schicht goen. Opgepasst op déi charakteristesch Impedanzmatchung an d’Kontinuitéit vun der Referenzschicht fir Reflexiounen ze reduzéieren. D’Schlësselrate vum Signal gedréckt vum Apparat soll sou kleng wéi méiglech sinn fir d’Héicht ze reduzéieren. Frequenzkomponenten, wann Dir en Decoupling / Bypass Kondensator auswielt, oppassen ob seng Frequenzreaktioun den Ufuerderunge entsprécht fir Kaméidi op der Kraaftfläch ze reduzéieren. Zousätzlech, oppassen op de Retour Wee vun héich-Frequenz Signal aktuell der Loop Beräich esou kleng wéi méiglech ze maachen (dat ass, Loop Impedanz esou kleng wéi méiglech) Stralung reduzéieren. Den Terrain kann och opgedeelt ginn fir d’Gamme vu Héichfrequenz Kaméidi ze kontrolléieren. Endlech, wielt richteg de Chassis Buedem tëscht dem PCB an der Wunneng.

4. Wéi PCB Board ze wielen?

D’Wiel vun PCB Verwaltungsrot muss e Gläichgewiicht tëscht treffen Design Ufuerderunge a Mass Produktioun a Käschten. D’Design Ufuerderunge enthalen souwuel elektresch a mechanesch Deeler. Normalerweis ass dëse Materialproblem méi wichteg wann Dir ganz High-Speed-PCB Boards designt (Frequenz méi wéi GHz). Zum Beispill, déi allgemeng benotzt FR-4 Material, den dielektresche Verloscht bei enger Frequenz vun e puer GHz wäert e groussen Afloss op d’Signalattenuatioun hunn, a kann net gëeegent sinn. Wat Elektrizitéit ubelaangt, oppassen ob d’Dielektresch Konstant an den dielektresche Verloscht fir déi entworf Frequenz gëeegent sinn.

5. Wéi EMC Ufuerderunge sou vill wéi méiglech ze erfëllen ouni ze vill Käschtendrock ze verursaachen?

D’erhéicht Käschte vum PCB Board wéinst EMC ass normalerweis wéinst der Erhéijung vun der Unzuel vun de Buedemschichten fir de Schirmeffekt ze verbesseren an d’Zousatz vu Ferritperl, Choke an aner héichfrequenz harmonesch Ënnerdréckungsapparater. Zousätzlech ass et normalerweis noutwendeg fir d’Schirmstruktur op aner Institutiounen ze passen fir de ganze System d’EMC Ufuerderungen ze passéieren. Déi folgend gëtt nëmmen e puer PCB Verwaltungsrot Design Techniken der elektromagnéiteschen Stralung Effekt vun de Circuit generéiert reduzéieren.

Probéiert en Apparat ze wielen mat engem méi luesen Signalgeschwindegkeetsrate fir d’Héichfrequenzkomponenten ze reduzéieren, déi vum Signal generéiert ginn.

Opgepasst op d’Placement vun héichfrequenzkomponenten, net ze no beim externen Stecker.

Opgepasst op d’Impedanzmatchung vu High-Speed-Signaler, d’Verkabelungsschicht a säi Retourstroumwee, fir d’Héichfrequenzreflexioun a Stralung ze reduzéieren.

Setzt genuch an entspriechend Entkupplungskondensatoren op den Energieversuergungspins vun all Apparat fir de Kaméidi op der Kraaftfläch an dem Buedemplang ze entlaaschten. Opgepasst besonnesch ob d’Frequenzreaktioun an d’Temperaturcharakteristike vum Kondensator den Designfuerderunge entspriechen.

De Buedem no beim externen Connector kann richteg vum Buedem getrennt ginn, an de Buedem vum Connector kann mat dem Chassis Buedem an der Géigend verbonne sinn.

Ground Guard / Shunt Spure kënne passend nieft e puer speziellen High-Speed-Signaler benotzt ginn. Awer oppassen op den Afloss vu Garde / Shunt Spuren op déi charakteristesch Impedanz vun der Spuer.

D’Kraaftschicht schrumpft 20H vun der Buedemschicht, an H ass d’Distanz tëscht der Kraaftschicht an der Buedemschicht.

6. Wéi eng Aspekter sollten oppassen beim Design, Routing a Layout vun héichfrequenz PCB iwwer 2G?

Héichfrequenz PCBs iwwer 2G gehéieren zum Design vu Radiofrequenzkreesser a sinn net am Kader vun der Diskussioun vum High-Speed-Digital Circuit Design. De Layout an de Routing vum Radiofrequenzkrees sollt zesumme mat der Schema berücksichtegt ginn, well de Layout an de Routing Verdeelungseffekter verursaachen. Ausserdeem ginn e puer passiv Geräter am Design vu Radiofrequenzkreesser duerch parametriséiert Definitiounen a speziell geformte Kupferfolien realiséiert. Dofir sinn EDA Tools erfuerderlech fir parametriséiert Geräter ze bidden a speziell geformte Kupferfolien z’änneren. Mentor’s Boardstation huet e spezielle RF Design Modul deen dës Ufuerderunge erfëllen kann. Ausserdeem erfuerdert allgemeng RF Design spezialiséiert RF Circuit Analyse Tools. Déi bekanntst an der Industrie ass agilent’s eesoft, deen eng gutt Interface mat Mentor’s Tools huet.

7. Wäert derbäi Test Punkten Afloss op d’Qualitéit vun Héich-Vitesse Signaler?

Ob et d’Signalqualitéit beaflosst hänkt vun der Method of fir Testpunkten ze addéieren a wéi séier d’Signal ass. Prinzipiell kënnen zousätzlech Testpunkten (benotzt net déi existent Via oder DIP Pin als Testpunkte) op d’Linn bäigefüügt oder eng kuerz Linn vun der Linn gezunn. Déi fréier ass gläichwäerteg fir e klenge Kondensator op der Linn ze addéieren, déi lescht ass eng extra Branche. Béid vun dëse Bedéngungen beaflossen d’High-Speed-Signal méi oder manner, an d’Ausmooss vum Effekt ass mat der Frequenzgeschwindegkeet vum Signal an der Randrate vum Signal verbonnen. D’Gréisst vum Impakt kann duerch Simulatioun bekannt ginn. Am Prinzip, wat méi kleng ass den Testpunkt, desto besser (natierlech muss et den Ufuerderunge vum Testinstrument entspriechen) wat méi kuerz ass d’Branche, desto besser.