인체, 환경 및 전자 장치 내부의 정전기는 부품 내부의 얇은 절연층을 관통하는 등 정밀 반도체 칩에 다양한 손상을 일으킬 수 있습니다. MOSFET 및 CMOS 부품의 게이트 손상; CMOS 장치의 트리거 잠금; 단락 역 바이어스 PN 접합; 단락 포지티브 바이어스 PN 접합; 활성 장치 내부의 용접 와이어 또는 알루미늄 와이어를 녹입니다. 전자기기에 대한 ESD(Electrostatic Discharge)의 간섭 및 손상을 제거하기 위해서는 이를 방지하기 위한 다양한 기술적 조치가 필요하다.

시 PCB 보드 설계, PCB의 ESD 저항은 레이어링, 적절한 레이아웃 및 설치를 통해 실현될 수 있습니다. 설계 과정에서 대부분의 설계 변경은 예측을 통해 구성 요소를 추가하거나 제거하는 것으로 제한될 수 있습니다. PCB 레이아웃 및 배선을 조정하여 ESD를 잘 방지할 수 있습니다. 다음은 몇 가지 일반적인 예방 조치입니다.

PCB의 ESD 저항 설계를 구현하는 방법

1. 가능한 한 다층 PCB를 사용한다. 양면 PCB와 비교할 때 접지면과 전원면은 물론 신호선과 접지선 사이의 간격이 좁을 수 있으며 공통 모드 임피던스와 유도 결합을 줄이고 1/10 ~ 1/100에 도달할 수 있습니다. 양면 PCB. 각 신호 레이어를 전원 또는 접지 레이어에 가깝게 배치하십시오. 상단 및 하단 표면 모두에 구성 요소가 있는 고밀도 PCBS, 매우 짧은 연결 및 많은 접지 충전의 경우 내부 라인 사용을 고려하십시오.

2. 양면 PCB의 경우 단단히 짜여진 전원 공급 장치와 접지 그리드를 사용해야 합니다. 전원 코드는 지면 옆에 있으며 수직선과 수평선 또는 채우기 영역 사이에 가능한 한 많이 연결해야 합니다. 한 변의 격자 크기는 60mm 이하, 가능하면 13mm 이하로 한다.

3. 각 회로가 가능한 한 컴팩트한지 확인하십시오.

4. 가능한 한 모든 커넥터를 한쪽으로 치워둡니다.

5. 가능하면 카드 중앙의 전원 코드를 직접적인 ESD 손상에 취약한 영역에서 멀리 떨어뜨리십시오.

6, 케이스 밖으로 이어지는 커넥터 아래의 모든 PCB 레이어(ESD에 직접 닿기 쉬운)에 넓은 섀시 또는 다각형으로 채워진 접지를 놓고 약 13mm 간격으로 구멍으로 함께 연결합니다.

7. 카드 가장자리에 장착 구멍을 놓고 개방형 플럭스의 상단 및 하단 패드를 장착 구멍 주변의 섀시 접지에 연결합니다.

8, PCB 어셈블리, 상단 또는 하단 패드에 땜납을 적용하지 마십시오. 와셔가 내장된 나사를 사용하여 PCB와 금속 섀시/차폐 또는 접지면의 지지대 사이에 긴밀한 접촉을 제공합니다.

9, 섀시와 회로 접지 사이의 각 레이어에서 동일한 “격리 영역”을 설정합니다. 가능하면 간격을 0.64mm로 유지하십시오.

10, 설치 구멍 위치 근처의 카드 상단과 하단에서 섀시 접지를 따라 100mm마다 1.27mm 너비의 라인이있는 회로 접지가 함께 접지됩니다. 이러한 연결 지점에 인접하여 섀시 접지와 회로 접지 사이에 설치용 패드 또는 장착 구멍이 있습니다. 이러한 접지 연결은 블레이드로 절단되어 열린 상태를 유지하거나 자기 비드/고주파 커패시터로 점프할 수 있습니다.

11, 회로 기판을 금속 상자 또는 차폐 장치에 넣지 않으면 회로 기판 섀시 접지선의 상단과 하단을 땜납 저항으로 코팅 할 수 없으므로 ESD 아크 전극으로 사용할 수 있습니다.

12. 다음과 같은 방법으로 회로 주위에 링을 설정합니다.

(1) 에지 커넥터 및 섀시 외에도 링 액세스의 전체 주변.

(2) 모든 레이어의 너비가 2.5mm 이상인지 확인합니다.

(3) 구멍은 13mm마다 링으로 연결됩니다.

(4) 다층 회로의 환상 접지와 공통 접지를 함께 연결합니다.

(5) 금속 케이스 또는 차폐 장치에 설치된 이중 패널의 경우 링 접지는 회로의 공통 접지에 연결해야 합니다. 차폐되지 않은 양면 회로는 링 접지에 연결되어야 하며 링 접지는 플럭스로 코팅되어서는 안 되며 링 접지가 ESD 방전 로드 역할을 할 수 있도록 링 접지에 최소 0.5mm 너비의 간격(모두 레이어), 큰 루프를 피할 수 있습니다. 신호 배선은 링 접지에서 0.5mm 이상 떨어져 있어야 합니다.

ESD가 직접적으로 닿을 수 있는 영역에서는 각 신호선 근처에 접지선을 배치해야 합니다.

14. I/O 회로는 가능한 해당 커넥터에 가까이 있어야 합니다.

15. ESD에 취약한 회로는 다른 회로가 특정 차폐 효과를 제공할 수 있도록 회로의 중앙 근처에 배치해야 합니다.

16은 일반적으로 수신단에 직렬 저항과 자기 비드에 배치되고 ESD에 취약한 케이블 드라이버의 경우 드라이버 끝에 직렬 저항 또는 자기 비드를 배치하는 것도 고려할 수 있습니다.

17. 과도 보호기는 일반적으로 수신단에 배치됩니다. 짧은 두꺼운 전선(5x 너비 미만, 가급적이면 3x 너비 미만)을 사용하여 섀시 바닥에 연결합니다. 나머지 회로를 연결하기 전에 커넥터의 신호 및 접지선을 과도 보호기에 직접 연결해야 합니다.

18. 필터 커패시터를 커넥터 또는 수신 회로에서 25mm 이내에 배치합니다.

(1) 짧고 굵은 와이어를 사용하여 섀시 또는 수신 회로를 연결합니다(길이는 너비의 5배 미만, 바람직하게는 너비의 3배 미만).

(2) 신호선과 접지선을 먼저 커패시터에 연결한 다음 수신 회로에 연결합니다.

19. 신호 라인이 가능한 한 짧은지 확인하십시오.

20. 신호 케이블의 길이가 300mm를 초과하는 경우 접지 케이블을 병렬로 배치해야 합니다.

21. 신호 라인과 해당 루프 사이의 루프 영역이 가능한 한 작은지 확인합니다. 긴 신호 라인의 경우 루프 영역을 줄이기 위해 신호 라인과 접지 라인의 위치를 ​​몇 센티미터마다 변경해야 합니다.

22. 네트워크 중심에서 여러 수신 회로로 신호를 전달합니다.

23. 전원 공급 장치와 접지 사이의 루프 영역이 가능한 한 작은지 확인합니다. IC 칩의 각 전원 핀 근처에 고주파 커패시터를 배치합니다.

24. 각 커넥터의 80mm 이내에 고주파 바이패스 커패시터를 배치합니다.

25. 가능하면 사용하지 않는 부분을 토지로 채우고 60mm 간격으로 모든 층을 연결합니다.

26. 접지가 큰 접지 필 영역(약 25mm*6mm보다 큼)의 반대쪽 끝에 연결되어 있는지 확인합니다.

27. 전원 또는 접지면의 개구부 길이가 8mm를 초과하는 경우 개구부의 양쪽을 가는 선으로 연결하십시오.

28. 리셋 라인, 인터럽트 신호 라인 또는 에지 트리거 신호 라인은 PCB의 가장자리 근처에 두어서는 안됩니다.

29. 장착 구멍을 회로 공통 접지와 연결하거나 분리하십시오.

(1) 금속 브래킷을 금속 차폐 장치 또는 섀시와 함께 사용해야 하는 경우 연결을 실현하기 위해 XNUMX옴 저항을 사용해야 합니다.

(2) 장착 구멍의 크기를 결정하여 금속 또는 플라스틱 지지대의 안정적인 설치를 달성하고 장착 구멍의 상단과 하단에 큰 패드를 사용하고 하단 패드는 플럭스 저항을 사용할 수 없으며 바닥을 확인하십시오. 패드는 용접을 위해 웨이브 용접 공정을 사용하지 않습니다.

30. 보호 신호 케이블과 비보호 신호 케이블은 병렬로 배치할 수 없습니다.

리셋, 인터럽트 및 제어 신호 라인의 배선에 특별한 주의를 기울여야 합니다.

(1) 고주파 필터링을 사용해야 합니다.

(2) 입력 및 출력 회로에서 멀리하십시오.

(3) 회로 기판의 가장자리에서 멀리 유지하십시오.

32, PCB는 섀시에 삽입해야하며 개방 위치 또는 내부 조인트에 설치하지 마십시오.

자기 비드 아래, 패드 사이의 신호 라인 배선에 주의하고 자기 비드와 접촉할 수 있습니다. 일부 비드는 전기를 잘 전도하며 예상치 못한 전도 경로를 생성할 수 있습니다.

케이스나 마더보드에 여러 개의 회로기판을 설치하는 경우, 중간에 정전기에 가장 민감한 회로기판이어야 합니다.