डिझाइन करण्यापूर्वी मल्टीलेअर पीसीबी बोर्ड, डिझायनरने प्रथम सर्किट स्केल, सर्किट बोर्ड आकार आणि इलेक्ट्रोमॅग्नेटिक कंपॅटिबिलिटी (EMC) आवश्यकतांनुसार वापरलेली सर्किट बोर्ड रचना निश्चित करणे आवश्यक आहे, म्हणजेच सर्किट बोर्डचे 4 स्तर, 6 स्तर किंवा अधिक स्तर वापरायचे की नाही हे ठरवणे. . स्तरांची संख्या निश्चित केल्यानंतर, अंतर्गत विद्युत स्तर कोठे ठेवायचे आणि या स्तरांवर विविध सिग्नल कसे वितरित करायचे ते ठरवा. ही मल्टीलेयर पीसीबी स्टॅक स्ट्रक्चरची निवड आहे.

लॅमिनेटेड स्ट्रक्चर हा एक महत्त्वाचा घटक आहे जो PCB बोर्डांच्या EMC कार्यक्षमतेवर परिणाम करतो आणि इलेक्ट्रोमॅग्नेटिक हस्तक्षेप दडपण्यासाठी देखील हे एक महत्त्वाचे साधन आहे. हा लेख मल्टीलेयर पीसीबी बोर्ड स्टॅक स्ट्रक्चरच्या संबंधित सामग्रीचा परिचय देतो.

पॉवर, ग्राउंड आणि सिग्नल स्तरांची संख्या निश्चित केल्यानंतर, त्यांची सापेक्ष मांडणी हा एक विषय आहे जो प्रत्येक पीसीबी अभियंता टाळू शकत नाही;

लेयर व्यवस्थेचे सामान्य तत्त्वः

1. मल्टीलेयर पीसीबी बोर्डची लॅमिनेटेड रचना निश्चित करण्यासाठी, अधिक घटकांचा विचार करणे आवश्यक आहे. वायरिंगच्या दृष्टीकोनातून, जितके अधिक स्तर तितके चांगले वायरिंग, परंतु बोर्ड निर्मितीची किंमत आणि अडचण देखील वाढेल. उत्पादकांसाठी, लॅमिनेटेड रचना सममितीय आहे की नाही यावर लक्ष केंद्रित करणे आवश्यक आहे जेव्हा पीसीबी बोर्ड तयार केले जातात, त्यामुळे स्तरांच्या संख्येच्या निवडीमध्ये सर्वोत्तम संतुलन साधण्यासाठी सर्व पैलूंच्या गरजा लक्षात घेणे आवश्यक आहे. अनुभवी डिझायनर्ससाठी, घटकांचे पूर्व-लेआउट पूर्ण केल्यानंतर, ते पीसीबी वायरिंग बॉटलनेकच्या विश्लेषणावर लक्ष केंद्रित करतील. सर्किट बोर्डच्या वायरिंग घनतेचे विश्लेषण करण्यासाठी इतर EDA साधनांसह एकत्र करा; नंतर सिग्नल लेयर्सची संख्या निश्चित करण्यासाठी विभेदक रेषा, संवेदनशील सिग्नल लाईन्स इत्यादीसारख्या विशेष वायरिंग आवश्यकतांसह सिग्नल लाइनची संख्या आणि प्रकार संश्लेषित करा; नंतर वीज पुरवठ्याच्या प्रकारानुसार, अलगाव आणि हस्तक्षेप विरोधी अंतर्गत विद्युत स्तरांची संख्या निश्चित करण्यासाठी आवश्यकता. अशा प्रकारे, संपूर्ण सर्किट बोर्डच्या स्तरांची संख्या मुळात निर्धारित केली जाते.

2. घटक पृष्ठभागाच्या तळाशी (दुसरा स्तर) ग्राउंड प्लेन आहे, जे डिव्हाइस शील्डिंग लेयर आणि वरच्या वायरिंगसाठी संदर्भ विमान प्रदान करते; संवेदनशील सिग्नल लेयर अंतर्गत इलेक्ट्रिकल लेयर (अंतर्गत पॉवर/ग्राउंड लेयर) च्या शेजारी असावा, सिग्नल लेयरसाठी शिल्डिंग प्रदान करण्यासाठी कॉपर फिल्मचा मोठा अंतर्गत इलेक्ट्रिकल लेयर वापरून. सर्किटमधील हाय-स्पीड सिग्नल ट्रान्समिशन लेयर हा सिग्नल इंटरमीडिएट लेयर असावा आणि दोन आतील इलेक्ट्रिकल लेयरमध्ये सँडविच केलेला असावा. अशाप्रकारे, दोन आतील विद्युत स्तरांची तांब्याची फिल्म हाय-स्पीड सिग्नल ट्रान्समिशनसाठी इलेक्ट्रोमॅग्नेटिक शील्डिंग प्रदान करू शकते आणि त्याच वेळी, ते दोन आतील विद्युत स्तरांमधील हाय-स्पीड सिग्नलचे रेडिएशन प्रभावीपणे मर्यादित करू शकते. बाह्य हस्तक्षेप.

3. सर्व सिग्नल स्तर जमिनीच्या विमानाच्या शक्य तितक्या जवळ आहेत;

4. थेट एकमेकांना लागून असलेले दोन सिग्नल स्तर टाळण्याचा प्रयत्न करा; समीप सिग्नल स्तरांमध्‍ये क्रॉस्‍टॉक लावणे सोपे आहे, परिणामी सर्किट फंक्शन बिघडते. दोन सिग्नल स्तरांमध्ये ग्राउंड प्लेन जोडणे प्रभावीपणे क्रॉसस्टॉक टाळू शकते.

5. मुख्य उर्जा स्त्रोत त्याच्या अनुरुप शक्य तितक्या जवळ आहे;

6. लॅमिनेटेड स्ट्रक्चरची सममिती विचारात घ्या.

7. मदरबोर्डच्या लेयर लेआउटसाठी, विद्यमान मदरबोर्डना समांतर लांब-अंतराच्या वायरिंगवर नियंत्रण ठेवणे कठीण आहे. 50MHZ वरील बोर्ड-स्तरीय ऑपरेटिंग फ्रिक्वेंसीसाठी (50MHZ पेक्षा कमी स्थितीचा संदर्भ घ्या, कृपया योग्यरित्या आराम करा), हे तत्त्व मांडण्याची शिफारस केली जाते:

घटक पृष्ठभाग आणि वेल्डिंग पृष्ठभाग संपूर्ण ग्राउंड प्लेन (ढाल) आहेत; समांतर वायरिंग स्तर नाहीत;सर्व सिग्नल स्तर जमिनीच्या विमानाच्या शक्य तितक्या जवळ आहेत;

की सिग्नल जमिनीला लागून आहे आणि विभाजन ओलांडत नाही.

टीप: विशिष्ट पीसीबी स्तर सेट करताना, वरील तत्त्वे लवचिकपणे मास्टर केली पाहिजेत. वरील तत्त्वांच्या आकलनावर आधारित, सिंगल बोर्डच्या वास्तविक गरजांनुसार, जसे की: की वायरिंग लेयर, पॉवर सप्लाय, ग्राउंड प्लेन डिव्हिजन आवश्यक आहे का, इ. , लेयर्सची मांडणी निश्चित करा आणि ‘ फक्त ते स्पष्टपणे कॉपी करू नका किंवा ते धरून ठेवा.

8. अनेक ग्राउंड केलेले अंतर्गत विद्युत स्तर प्रभावीपणे जमिनीवरील प्रतिबाधा कमी करू शकतात. उदाहरणार्थ, A सिग्नल स्तर आणि B सिग्नल स्तर स्वतंत्र ग्राउंड प्लेन वापरतात, जे सामान्य मोड हस्तक्षेप प्रभावीपणे कमी करू शकतात.

सामान्यतः वापरली जाणारी स्तरित रचना: 4-लेयर बोर्ड

विविध लॅमिनेटेड स्ट्रक्चर्सची व्यवस्था आणि संयोजन कसे ऑप्टिमाइझ करायचे हे स्पष्ट करण्यासाठी खालील 4-लेयर बोर्डचे उदाहरण वापरते.

सामान्यतः वापरल्या जाणार्‍या 4-लेयर बोर्डसाठी, खालील स्टॅकिंग पद्धती आहेत (वरपासून खालपर्यंत).

(1) Siganl_1 (शीर्ष), GND (आतील_1), POWER (आतील_2), सिगनल_2 (तळाशी).

(2) Siganl_1 (शीर्ष), POWER (Inner_1), GND (Inner_2), Siganl_2 (तळाशी).

(३) पॉवर (टॉप), सिगनल_१ (इनर_१), जीएनडी (इनर_२), सिगनल_२ (तळाशी).

अर्थात, पर्याय 3 मध्ये पॉवर लेयर आणि ग्राउंड लेयर यांच्यातील प्रभावी जोडणीचा अभाव आहे आणि त्याचा अवलंब केला जाऊ नये.

मग पर्याय १ आणि २ कसे निवडायचे?

सामान्य परिस्थितीत, डिझायनर 1-लेयर बोर्डची रचना म्हणून पर्याय 4 निवडतील. निवडीचे कारण असे नाही की पर्याय 2 स्वीकारला जाऊ शकत नाही, परंतु सामान्य पीसीबी बोर्ड फक्त वरच्या स्तरावर घटक ठेवतो, म्हणून पर्याय 1 स्वीकारणे अधिक योग्य आहे.

परंतु जेव्हा घटकांना वरच्या आणि खालच्या दोन्ही स्तरांवर ठेवण्याची आवश्यकता असते आणि अंतर्गत पॉवर लेयर आणि ग्राउंड लेयरमधील डायलेक्ट्रिक जाडी मोठी असते आणि कपलिंग खराब असते, तेव्हा कोणत्या लेयरमध्ये कमी सिग्नल लाइन आहेत याचा विचार करणे आवश्यक आहे. पर्याय 1 साठी, तळाच्या स्तरावर कमी सिग्नल लाईन्स आहेत आणि मोठ्या क्षेत्रफळाच्या कॉपर फिल्मचा वापर पॉवर लेयरसह जोडण्यासाठी केला जाऊ शकतो; याउलट, जर घटक प्रामुख्याने खालच्या स्तरावर मांडलेले असतील, तर पर्याय 2 बोर्ड तयार करण्यासाठी वापरला जावा.

लॅमिनेटेड रचना स्वीकारल्यास, पॉवर लेयर आणि ग्राउंड लेयर आधीच जोडलेले आहेत. सममितीच्या आवश्यकता लक्षात घेऊन, योजना 1 सामान्यतः स्वीकारली जाते.

6-लेयर बोर्ड

4-लेयर बोर्डच्या लॅमिनेटेड स्ट्रक्चरचे विश्लेषण पूर्ण केल्यानंतर, 6-लेयर बोर्ड आणि प्राधान्य पद्धतीची व्यवस्था आणि संयोजन स्पष्ट करण्यासाठी खालील 6-लेयर बोर्ड संयोजनाचे उदाहरण वापरते.

(1) Siganl_1 (Top), GND (Inner_1), Siganl_2 (Inner_2), Siganl_3 (Inner_3), power (Inner_4), Siganl_4 (तळाशी).

सोल्यूशन 1 4 सिग्नल लेयर्स आणि 2 अंतर्गत पॉवर/ग्राउंड लेयर्स वापरते, अधिक सिग्नल लेयर्ससह, जे घटकांमधील वायरिंगच्या कामासाठी अनुकूल आहे, परंतु या सोल्यूशनचे दोष देखील अधिक स्पष्ट आहेत, जे खालील दोन पैलूंमध्ये प्रकट होतात:

① पॉवर प्लेन आणि ग्राउंड प्लेन खूप दूर आहेत आणि ते पुरेसे जोडलेले नाहीत.

② सिग्नल स्तर Siganl_2 (Inner_2) आणि Siganl_3 (Inner_3) थेट समीप आहेत, त्यामुळे सिग्नल वेगळे करणे चांगले नाही आणि क्रॉसस्टॉक करणे सोपे आहे.

(2) Siganl_1 (शीर्ष), Siganl_2 (Inner_1), POWER (Inner_2), GND (Inner_3), Siganl_3 (Inner_4), Siganl_4 (तळाशी).

स्कीम 2 स्कीम 1 च्या तुलनेत, पॉवर लेयर आणि ग्राउंड प्लेन पूर्णपणे जोडलेले आहेत, ज्याचे स्कीम 1 पेक्षा काही फायदे आहेत, परंतु

Siganl_1 (Top) आणि Siganl_2 (Inner_1) आणि Siganl_3 (Inner_4) आणि Siganl_4 (तळाशी) सिग्नल स्तर एकमेकांना थेट लागून आहेत. सिग्नल पृथक्करण चांगले नाही, आणि क्रॉसस्टॉकची समस्या सोडवली जात नाही.

(3) Siganl_1 (शीर्ष), GND (आतील_1), Siganl_2 (आतील_2), POWER (आतील_3), GND (आतील_4), Siganl_3 (तळाशी).

योजना 1 आणि योजना 2 च्या तुलनेत, योजना 3 मध्ये एक कमी सिग्नल स्तर आणि आणखी एक अंतर्गत विद्युत स्तर आहे. वायरिंगसाठी उपलब्ध स्तर कमी केले असले तरी, ही योजना योजना 1 आणि योजना 2 मधील सामान्य दोषांचे निराकरण करते.

① पॉवर प्लेन आणि ग्राउंड प्लेन घट्ट जोडलेले आहेत.

② प्रत्येक सिग्नल लेयर थेट आतील इलेक्ट्रिक लेयरला लागून असतो, आणि इतर सिग्नल लेयरपासून प्रभावीपणे वेगळा केला जातो आणि क्रॉसस्टॉक घडणे सोपे नसते.

③ Siganl_2 (Inner_2) GND (Inner_1) आणि POWER (Inner_3) या दोन आतील विद्युतीय थरांना लागून आहे, ज्याचा वापर हाय-स्पीड सिग्नल प्रसारित करण्यासाठी केला जाऊ शकतो. दोन आतील विद्युतीय स्तर बाह्य जगाकडून Siganl_2 (Inner_2) थर आणि Siganl_2 (Inner_2) कडून बाह्य जगामध्ये होणारा हस्तक्षेप प्रभावीपणे संरक्षित करू शकतात.

सर्व पैलूंमध्ये, स्कीम 3 ही सर्वात ऑप्टिमाइझ केलेली आहे. त्याच वेळी, स्कीम 3 देखील 6-लेयर बोर्डसाठी सामान्यतः वापरली जाणारी लॅमिनेटेड रचना आहे. वरील दोन उदाहरणांच्या विश्लेषणाद्वारे, माझा विश्वास आहे की वाचकाला कॅस्केडिंग स्ट्रक्चरची विशिष्ट समज आहे, परंतु काही प्रकरणांमध्ये, विशिष्ट योजना सर्व आवश्यकता पूर्ण करू शकत नाही, ज्यासाठी विविध डिझाइन तत्त्वांच्या प्राधान्याचा विचार करणे आवश्यक आहे. दुर्दैवाने, सर्किट बोर्ड लेयर डिझाइन वास्तविक सर्किटच्या वैशिष्ट्यांशी जवळून संबंधित असल्यामुळे, विविध सर्किट्सची हस्तक्षेप-विरोधी कामगिरी आणि डिझाइन फोकस भिन्न आहेत, म्हणून खरं तर या तत्त्वांना संदर्भासाठी कोणतेही निर्धारित प्राधान्य नाही. परंतु हे निश्चित आहे की डिझाइन तत्त्व 2 (अंतर्गत पॉवर लेयर आणि ग्राउंड लेयर घट्ट जोडलेले असावे) डिझाइनमध्ये प्रथम पूर्ण करणे आवश्यक आहे आणि सर्किटमध्ये हाय-स्पीड सिग्नल प्रसारित करणे आवश्यक असल्यास, डिझाइन तत्त्व 3 (सर्किटमधील हाय-स्पीड सिग्नल ट्रान्समिशन लेयर) तो सिग्नल इंटरमीडिएट लेयर असावा आणि दोन आतील इलेक्ट्रिकल लेयरमध्ये सँडविच केलेला असावा) समाधानी असणे आवश्यक आहे.

10-लेयर बोर्ड

PCB ठराविक 10-लेयर बोर्ड डिझाइन

सामान्य वायरिंग क्रम टॉप-जीएनडी-सिग्नल लेयर-पॉवर लेयर-जीएनडी-सिग्नल लेयर-पॉवर लेयर-सिग्नल लेयर-जीएनडी-बॉटम आहे

वायरिंगचा क्रम स्वतःच निश्चित केलेला नसतो, परंतु त्यावर प्रतिबंध करण्यासाठी काही मानके आणि तत्त्वे आहेत: उदाहरणार्थ, वरच्या लेयर आणि खालच्या लेयरच्या समीप लेयर सिंगल बोर्डची EMC वैशिष्ट्ये सुनिश्चित करण्यासाठी GND वापरतात; उदाहरणार्थ, प्रत्येक सिग्नल लेयर शक्यतो GND लेयर संदर्भ प्लेन म्हणून वापरतो; संपूर्ण सिंगल बोर्डमध्ये वापरलेला वीजपुरवठा प्राधान्याने तांब्याच्या संपूर्ण तुकड्यावर घातला जातो; अतिसंवेदनशील, उच्च-वेगवान, आणि उडीच्या आतील स्तरावर जाण्यास प्राधान्य दिले जाते, इ.