संप्रेषण तंत्रज्ञानाच्या विकासासह, हाताने रेडिओ उच्च-वारंवारता सर्किट बोर्ड तंत्रज्ञानाचा अधिकाधिक वापर केला जातो, जसे की: वायरलेस पेजर, मोबाईल फोन, वायरलेस पीडीए इ., रेडिओ फ्रिक्वेंसी सर्किटची कामगिरी संपूर्ण उत्पादनाच्या गुणवत्तेवर थेट परिणाम करते. या हँडहेल्ड उत्पादनांची सर्वात मोठी वैशिष्ट्ये म्हणजे लघुचित्रण, आणि लघुचित्रण म्हणजे घटकांची घनता खूप जास्त आहे, ज्यामुळे घटक (एसएमडी, एसएमसी, बेअर चिप इत्यादींसह) एकमेकांमध्ये व्यत्यय आणतात. जर इलेक्ट्रोमॅग्नेटिक इंटरफेरन्स सिग्नल योग्यरित्या हाताळला गेला नाही तर संपूर्ण सर्किट सिस्टम योग्यरित्या कार्य करू शकत नाही. म्हणूनच, इलेक्ट्रोमॅग्नेटिक हस्तक्षेप कसा रोखता आणि दडपला जाऊ शकतो आणि इलेक्ट्रोमॅग्नेटिक सुसंगतता कशी सुधारू शकतो हा आरएफ सर्किट पीसीबीच्या डिझाइनमध्ये एक अतिशय महत्वाचा विषय बनला आहे. समान सर्किट, वेगळी पीसीबी रचना रचना, त्याची कार्यक्षमता निर्देशांक मोठ्या प्रमाणात भिन्न असेल. पाम उत्पादनांच्या आरएफ सर्किट पीसीबी डिझाइन करण्यासाठी प्रोटेल 99 एसई सॉफ्टवेअर वापरताना इलेक्ट्रोमॅग्नेटिक सुसंगतता आवश्यकता साध्य करण्यासाठी सर्किटची कार्यक्षमता कशी वाढवावी यावर या पेपरमध्ये चर्चा केली आहे.

1. प्लेटची निवड

मुद्रित सर्किट बोर्डच्या सब्सट्रेटमध्ये सेंद्रीय आणि अकार्बनिक श्रेणींचा समावेश आहे. सब्सट्रेटचे सर्वात महत्वाचे गुणधर्म म्हणजे डायलेक्ट्रिक कॉन्स्टंट ε R, अपव्यय घटक (किंवा डायलेक्ट्रिक लॉस) टॅन δ, थर्मल विस्तार गुणांक सीईटी आणि ओलावा शोषण. ε R सर्किट प्रतिबाधा आणि सिग्नल ट्रान्समिशन रेटवर परिणाम करतो. उच्च फ्रिक्वेंसी सर्किट्ससाठी, परमिटिव्हिटी सहिष्णुता हा पहिला आणि अधिक महत्त्वाचा घटक आहे ज्याचा विचार केला पाहिजे आणि कमी परमिटिव्हिटी सहिष्णुता असलेला थर निवडला पाहिजे.

2. पीसीबी डिझाईन प्रक्रिया

प्रोटेल 99 एसई सॉफ्टवेअर प्रोटेल 98 आणि इतर सॉफ्टवेअरपेक्षा वेगळे असल्याने, प्रोटेल 99 एसई सॉफ्टवेअरद्वारे पीसीबी डिझाइनची प्रक्रिया थोडक्यात चर्चा केली आहे.

Prot कारण प्रोटेल 99 एसई प्रोजेक्ट डेटाबेस मोड व्यवस्थापन स्वीकारते, जे विंडोज 99 मध्ये अंतर्भूत आहे, म्हणून आम्ही प्रथम सर्किट स्कीमॅटिक डायग्राम आणि डिझाइन केलेल्या पीसीबी लेआउटचे व्यवस्थापन करण्यासाठी डेटाबेस फाइल सेट केली पाहिजे.

Sche योजनाबद्ध आकृतीची रचना. नेटवर्क कनेक्शनची जाणीव करण्यासाठी, वापरलेले सर्व घटक घटक लायब्ररीमध्ये तत्त्व रचनेपूर्वी अस्तित्वात असणे आवश्यक आहे; अन्यथा, आवश्यक घटक SCHLIB मध्ये बनवले पाहिजे आणि लायब्ररी फाईलमध्ये संग्रहित केले पाहिजेत. त्यानंतर, आपण फक्त घटक लायब्ररीमधून आवश्यक घटकांना कॉल करा आणि त्यांना डिझाइन केलेल्या सर्किट आकृतीनुसार कनेक्ट करा.

Matic योजनाबद्ध रचना पूर्ण झाल्यानंतर, पीसीबी डिझाइनमध्ये वापरण्यासाठी नेटवर्क टेबल तयार केले जाऊ शकते.

– पीसीबी डिझाइन. A. CB आकार आणि आकार निर्धार. पीसीबीचा आकार आणि आकार उत्पादनात पीसीबीची स्थिती, जागेचा आकार आणि आकार आणि इतर भागांसह सहकार्यानुसार निर्धारित केला जातो. मेकॅनिकल लेयरवर PLACE TRACK कमांड वापरून पीसीबीचा आकार काढा. B. SMB आवश्यकतांनुसार PCB वर पोझिशनिंग होल, डोळे आणि संदर्भ बिंदू बनवा. C. घटकांचे उत्पादन. जर तुम्हाला घटक ग्रंथालयात अस्तित्वात नसलेले काही विशेष घटक वापरण्याची आवश्यकता असेल, तर तुम्हाला लेआउट करण्यापूर्वी घटक बनवणे आवश्यक आहे. Protel99 SE मध्ये घटक बनवण्याची प्रक्रिया तुलनेने सोपी आहे. घटक बनवण्याच्या विंडोमध्ये प्रवेश करण्यासाठी “डिझाईन” मेनूमध्ये “मेक लायब्ररी” कमांड निवडा आणि नंतर “टूल” मेनूमधील “नवीन घटक” कमांड डिझाईन घटकांमध्ये निवडा. यावेळी, फक्त एका विशिष्ट स्थानावर संबंधित पीएडी काढा आणि त्यास आवश्यक पीएडीमध्ये संपादित करा (आकार, आकार, आतील व्यास आणि पीएडीचा कोन इत्यादींसह, आणि पीएडीचे संबंधित पिन नाव चिन्हांकित करा) येथे PLACE PAD च्या आदेशासह टॉप लेयर आणि त्यामुळेच प्रत्यक्ष घटकाच्या आकार आणि आकारानुसार. नंतर टॉप ओव्हरलेअरमध्ये घटकाचे जास्तीत जास्त स्वरूप काढण्यासाठी PLACE TRACK कमांड वापरा, घटकाचे नाव निवडा आणि घटक लायब्ररीमध्ये साठवा. D. घटक तयार केल्यानंतर, लेआउट आणि वायरिंग केले जाईल. या दोन भागांवर खाली तपशीलवार चर्चा केली जाईल. E. वरील प्रक्रिया पूर्ण झाल्यानंतर तपासा. एकीकडे, यात सर्किट तत्त्वाची तपासणी समाविष्ट आहे, दुसरीकडे, एकमेकांचे जुळणे आणि असेंब्ली तपासणे आवश्यक आहे. सर्किट तत्त्व स्वहस्ते किंवा स्वयंचलितपणे नेटवर्कद्वारे तपासले जाऊ शकते (योजनाबद्ध आकृतीद्वारे तयार केलेल्या नेटवर्कची तुलना पीसीबीद्वारे तयार केलेल्या नेटवर्कशी केली जाऊ शकते). F. तपासल्यानंतर, फाइल संग्रहित करा आणि आउटपुट करा. Protel99 SE मध्ये, FILE निर्दिष्ट मार्ग आणि FILE मध्ये सेव्ह करण्यासाठी तुम्ही FILE पर्यायामध्ये EXPORT कमांड चालवावा टीप: प्रोटेल 99 एसई “फाइल” पर्यायामध्ये “कॉपी जतन करा …” कमांड कार्यान्वित केल्यानंतर, निवडलेल्या फाइलचे नाव विंडोज 98 मध्ये दिसत नाही, म्हणून फाइल रिसोर्स मॅनेजरमध्ये दिसू शकत नाही. हे प्रोटेल 98 मधील “सेव्ह एएस…” पेक्षा वेगळे आहे. हे अगदी समान कार्य करत नाही.

3. घटक लेआउट

एसएमटी सामान्यतः इन्फ्रारेड फर्नेस हीट फ्लो वेल्डिंगचा वापर वेल्ड घटकांसाठी करते, घटकांची मांडणी सोल्डर जोडांच्या गुणवत्तेवर परिणाम करते आणि नंतर उत्पादनांच्या उत्पन्नावर परिणाम करते. आरएफ सर्किटच्या पीसीबी डिझाइनसाठी, इलेक्ट्रोमॅग्नेटिक सुसंगततेसाठी आवश्यक आहे की प्रत्येक सर्किट मॉड्यूल शक्य तितक्या इलेक्ट्रोमॅग्नेटिक रेडिएशन तयार करत नाही आणि इलेक्ट्रोमॅग्नेटिक हस्तक्षेपाचा प्रतिकार करण्याची विशिष्ट क्षमता आहे. म्हणूनच, घटकांचे लेआउट थेट सर्किटच्या हस्तक्षेप आणि हस्तक्षेपविरोधी क्षमतेवर थेट परिणाम करते, जे थेट डिझाइन केलेल्या सर्किटच्या कामगिरीशी देखील संबंधित आहे. म्हणूनच, आरएफ सर्किट पीसीबीच्या डिझाइनमध्ये, सामान्य पीसीबी डिझाइनच्या लेआउट व्यतिरिक्त, आरएफ सर्किटच्या विविध भागांमधील हस्तक्षेप कसा कमी करायचा, सर्किटचा इतर सर्किटमध्ये हस्तक्षेप कसा कमी करायचा आणि आपण सर्किटचीच हस्तक्षेपविरोधी क्षमता. अनुभवानुसार, आरएफ सर्किटचा प्रभाव केवळ आरएफ सर्किट बोर्डाच्या परफॉर्मन्स इंडेक्सवरच नव्हे तर सीपीयू प्रोसेसिंग बोर्डाशी मोठ्या प्रमाणात संवाद साधण्यावर देखील अवलंबून असतो. म्हणून, पीसीबी डिझाइनमध्ये, वाजवी लेआउट विशेषतः महत्वाचे आहे.

सामान्य लेआउट तत्त्व: घटक शक्य तितक्या त्याच दिशेने व्यवस्थित केले पाहिजेत, आणि खराब वेल्डिंगची घटना कमी केली जाऊ शकते किंवा पीसीबीची टिन वितळण्याची पद्धत निवडून दिशा टाळली जाऊ शकते; अनुभवानुसार, टिन-वितळणाऱ्या घटकांची आवश्यकता पूर्ण करण्यासाठी घटकांमधील अंतर किमान 0.5 मिमी असावे. जर पीसीबी बोर्डची जागा परवानगी देते, तर घटकांमधील जागा शक्य तितकी विस्तृत असावी. दुहेरी पॅनेलसाठी, एक बाजू SMD आणि SMC घटकांसाठी डिझाइन केली पाहिजे आणि दुसरी बाजू स्वतंत्र घटक आहे.

लेआउट मध्ये टीप:

* प्रथम पीसीबीवरील इतर पीसीबी बोर्ड किंवा सिस्टीमसह इंटरफेस घटकांची स्थिती निश्चित करा आणि इंटरफेस घटकांच्या समन्वयाकडे लक्ष द्या (जसे की घटकांचे अभिमुखता इ.).

* हँडहेल्ड उत्पादनांच्या लहान आवाजामुळे, घटक कॉम्पॅक्ट पद्धतीने व्यवस्थित केले जातात, म्हणून मोठ्या घटकांसाठी, योग्य स्थान निश्चित करण्यासाठी प्राधान्य देणे आवश्यक आहे आणि एकमेकांमधील समन्वयाच्या समस्येवर विचार करणे आवश्यक आहे.

* काळजीपूर्वक विश्लेषण सर्किट स्ट्रक्चर, सर्किट ब्लॉक प्रोसेसिंग (जसे उच्च फ्रिक्वेन्सी अॅम्प्लीफायर सर्किट, मिक्सिंग सर्किट आणि डिमोड्यूलेशन सर्किट इ.), शक्य तितक्या जड वर्तमान सिग्नल आणि कमकुवत करंट सिग्नल वेगळे डिजिटल सिग्नल सर्किट आणि अॅनालॉग सिग्नल वेगळे करण्यासाठी सर्किट, सर्किटचे समान कार्य पूर्ण करा एका विशिष्ट श्रेणीमध्ये व्यवस्था केली पाहिजे, ज्यामुळे सिग्नल लूप क्षेत्र कमी होईल; सर्किटच्या प्रत्येक भागाचे फिल्टरिंग नेटवर्क जवळच जोडलेले असणे आवश्यक आहे, जेणेकरून सर्किटच्या हस्तक्षेपविरोधी क्षमतेनुसार केवळ किरणोत्सर्ग कमी करता येणार नाही तर हस्तक्षेपाची शक्यता देखील कमी केली जाऊ शकते.

* ग्रुप सेल सर्किट वापरात असलेल्या इलेक्ट्रोमॅग्नेटिक सुसंगततेच्या संवेदनशीलतेनुसार. सर्किटचे घटक जे हस्तक्षेपासाठी असुरक्षित आहेत त्यांनी हस्तक्षेप स्त्रोत देखील टाळावेत (जसे की डेटा प्रोसेसिंग बोर्डवरील सीपीयूचा हस्तक्षेप).

4. वायरिंग

घटक तयार झाल्यानंतर, वायरिंग सुरू होऊ शकते. वायरिंगचे मूलभूत तत्त्व आहे: असेंब्ली डेन्सिटीच्या स्थितीत, कमी-घनतेच्या वायरिंगची रचना शक्य तितकी निवडली पाहिजे आणि सिग्नल वायरिंग शक्य तितक्या जाड आणि पातळ असावी, जे प्रतिबाधा जुळणीसाठी अनुकूल आहे.

आरएफ सर्किटसाठी, सिग्नल लाईन दिशा, रुंदी आणि रेषा अंतराची अनुचित रचना सिग्नल सिग्नल ट्रान्समिशन लाईन्समध्ये हस्तक्षेप करू शकते; याव्यतिरिक्त, सिस्टम पॉवर सप्लायमध्ये देखील आवाज हस्तक्षेप अस्तित्वात आहे, म्हणून आरएफ सर्किट पीसीबीच्या डिझाइनमध्ये व्यापक, वाजवी वायरिंगचा विचार केला पाहिजे.

वायरिंग करताना, सर्व वायरिंग पीसीबी बोर्डाच्या सीमेपासून (सुमारे 2 मिमी) दूर असावीत, जेणेकरून पीसीबी बोर्ड उत्पादनादरम्यान वायर तुटण्याचा छुपा धोका उद्भवू नये किंवा होऊ नये. लूपचा प्रतिकार कमी करण्यासाठी पॉवर लाइन शक्य तितकी रुंद असावी. त्याच वेळी, हस्तक्षेपविरोधी क्षमता सुधारण्यासाठी पॉवर लाइन आणि ग्राउंड लाइनची दिशा डेटा ट्रान्समिशनच्या दिशेने सुसंगत असावी. सिग्नल लाईन्स शक्य तितक्या लहान असाव्यात आणि छिद्रांची संख्या शक्य तितक्या कमी करावी. घटकांमधील कनेक्शन जितके कमी असेल तितके चांगले, पॅरामीटर्सचे वितरण कमी करणे आणि एकमेकांमधील इलेक्ट्रोमॅग्नेटिक हस्तक्षेप; विसंगत सिग्नल लाईन्स एकमेकांपासून खूप दूर असाव्यात आणि समांतर रेषा टाळण्याचा प्रयत्न करा आणि परस्पर उभ्या सिग्नल लाईन्सच्या सकारात्मक दोन बाजूंमध्ये; कोपऱ्याच्या पत्त्याची गरज असलेल्या वायरिंगला योग्य म्हणून 135 ° कोन असावा, उजवा कोन फिरवणे टाळा.

पॅडशी थेट जोडलेली रेषा जास्त रुंद नसावी, आणि शॉर्ट सर्किट टाळण्यासाठी लाइन शक्य तितक्या दूर डिस्कनेक्ट केलेल्या घटकांपासून दूर असावी; घटकांवर छिद्रे काढली जाऊ नयेत, आणि आभासी वेल्डिंग, सतत वेल्डिंग, शॉर्ट सर्किट आणि उत्पादनातील इतर घटना टाळण्यासाठी शक्य तितक्या डिस्कनेक्ट केलेल्या घटकांपासून दूर असावे.

आरएफ सर्किटच्या पीसीबी डिझाइनमध्ये, पॉवर लाइन आणि ग्राउंड वायरची योग्य वायरिंग विशेषतः महत्वाची आहे आणि इलेक्ट्रोमॅग्नेटिक हस्तक्षेपावर मात करण्यासाठी वाजवी डिझाइन हे सर्वात महत्वाचे साधन आहे. पीसीबी वर बरेच हस्तक्षेप स्त्रोत वीज पुरवठा आणि ग्राउंड वायर द्वारे निर्माण केले जातात, त्यापैकी ग्राउंड वायर सर्वात जास्त आवाज हस्तक्षेप करतात.

ग्राउंड वायरला इलेक्ट्रोमॅग्नेटिक हस्तक्षेप करणे सोपे का आहे याचे मुख्य कारण म्हणजे ग्राउंड वायरची प्रतिबाधा. जेव्हा जमिनीतून एक प्रवाह वाहतो, तेव्हा जमिनीवर एक व्होल्टेज निर्माण होईल, परिणामी ग्राउंड लूप करंट तयार होईल, ज्यामुळे जमिनीचा लूप हस्तक्षेप होईल. जेव्हा एकाधिक सर्किट जमिनीवरील वायरचा एक तुकडा सामायिक करतात, तेव्हा सामान्य प्रतिबाधा जोडणी होते, परिणामी ग्राउंड आवाज म्हणून ओळखले जाते. म्हणून, आरएफ सर्किट पीसीबीच्या ग्राउंड वायरला वायरिंग करताना, हे करा:

* सर्वप्रथम, सर्किट ब्लॉक्समध्ये विभागली गेली आहे, आरएफ सर्किट मुळात उच्च फ्रिक्वेंसी अॅम्प्लिफिकेशन, मिक्सिंग, डिमोड्यूलेशन, स्थानिक कंपन आणि इतर भागांमध्ये विभागली जाऊ शकते, प्रत्येक सर्किट मॉड्यूल सर्किट ग्राउंडिंगसाठी सामान्य संभाव्य संदर्भ बिंदू प्रदान करण्यासाठी, जेणेकरून वेगवेगळ्या सर्किट मॉड्यूलमध्ये सिग्नल प्रसारित केला जाऊ शकतो. त्यानंतर आरएफ सर्किट पीसीबी जमिनीशी जोडलेल्या बिंदूवर सारांशित केला जातो, म्हणजेच मुख्य मैदानावर सारांशित केला जातो. फक्त एकच संदर्भ बिंदू असल्याने, तेथे कोणतेही सामान्य प्रतिबाधा जोड नाही आणि अशा प्रकारे परस्पर हस्तक्षेप समस्या नाही.

* डिजिटल क्षेत्र आणि अॅनालॉग क्षेत्र शक्य तितके ग्राउंड वायर अलगाव, आणि डिजिटल ग्राउंड आणि अॅनालॉग ग्राउंड वेगळे करण्यासाठी, शेवटी वीज पुरवठा ग्राउंडशी जोडलेले.

* सर्किटच्या प्रत्येक भागातील ग्राउंड वायरने सिंगल पॉइंट ग्राउंडिंग तत्त्वाकडे देखील लक्ष दिले पाहिजे, सिग्नल लूप क्षेत्र कमी करा आणि संबंधित फिल्टर सर्किट पत्ता जवळ असावा.

* जर जागा परवानगी देते, तर एकमेकांमधील सिग्नल कपलिंग प्रभाव टाळण्यासाठी प्रत्येक मॉड्यूलला ग्राउंड वायरसह वेगळे करणे चांगले.

5 निष्कर्ष

आरएफ पीसीबी डिझाइनची गुरुकिल्ली रेडिएशन क्षमता कशी कमी करावी आणि हस्तक्षेपविरोधी क्षमता कशी सुधारित करावी यात आहे. वाजवी लेआउट आणि वायरिंग ही RF PCB च्या डिझाईनची हमी आहे. या पेपरमध्ये वर्णन केलेली पद्धत आरएफ सर्किट पीसीबी डिझाइनची विश्वसनीयता सुधारण्यासाठी, इलेक्ट्रोमॅग्नेटिक हस्तक्षेपाची समस्या सोडवण्यासाठी आणि इलेक्ट्रोमॅग्नेटिक सुसंगततेचा हेतू साध्य करण्यासाठी उपयुक्त आहे.