With the development of communication technology, handheld radio bwrdd cylched amledd uchel defnyddir technoleg yn fwy ac yn ehangach, megis: peiriant galw diwifr, ffôn symudol, PDA diwifr, ac ati, mae perfformiad y gylched amledd radio yn effeithio’n uniongyrchol ar ansawdd y cynnyrch cyfan. Un o nodweddion mwyaf y cynhyrchion llaw hyn yw miniaturization, ac mae miniaturization yn golygu bod dwysedd y cydrannau’n uchel iawn, sy’n gwneud i’r cydrannau (gan gynnwys SMD, SMC, sglodion noeth, ac ati) ymyrryd â’i gilydd yn amlwg iawn. Os na chaiff y signal ymyrraeth electromagnetig ei drin yn iawn, efallai na fydd y system gylched gyfan yn gweithio’n iawn. Felly, mae sut i atal ac atal ymyrraeth electromagnetig a gwella cydweddoldeb electromagnetig wedi dod yn bwnc pwysig iawn wrth ddylunio PCB cylched RF. Bydd yr un cylched, strwythur dylunio PCB gwahanol, ei fynegai perfformiad yn amrywio’n fawr. Mae’r papur hwn yn trafod sut i wneud y gorau o berfformiad cylched i gyflawni gofynion cydweddoldeb electromagnetig wrth ddefnyddio meddalwedd Protel99 SE i ddylunio PCB cylched rf o gynhyrchion palmwydd.

1. Dewis plât

The substrate of printed circuit board includes organic and inorganic categories. Priodweddau pwysicaf y swbstrad yw cyson dielectrig ε R, ffactor afradu (neu golled dielectrig) Tan δ, cyfernod ehangu thermol CET ac amsugno lleithder. ε R affects circuit impedance and signal transmission rate. Ar gyfer cylchedau amledd uchel, y goddefgarwch caniatâd yw’r ffactor cyntaf a mwy hanfodol i’w ystyried, a dylid dewis y swbstrad â goddefgarwch caniatâd isel.

2. PCB design process

Because Protel99 SE software is different from Protel 98 and other software, the process of PCB design by Protel99 SE software is briefly discussed.

① Because Protel99 SE adopts the PROJECT database mode management, which is implicit in Windows 99, so we should first set up a database file to manage the circuit schematic diagram and PCB layout designed.

② Design of schematic diagram. Er mwyn gwireddu cysylltiad rhwydwaith, rhaid i’r holl gydrannau a ddefnyddir fodoli yn y llyfrgell gydrannau cyn y prif ddyluniad; fel arall, dylid gwneud y cydrannau gofynnol yn SCHLIB a’u storio yn ffeil y llyfrgell. Yna, rydych chi’n syml yn galw’r cydrannau gofynnol o’r llyfrgell gydrannau a’u cysylltu yn ôl y diagram cylched a ddyluniwyd.

③ After the schematic design is completed, a network table can be formed for use in PCB design.

④PCB design. A. Penderfyniad siâp a maint CB. The shape and size of PCB are determined according to the position of PCB in the product, the size and shape of the space and the cooperation with other parts. Draw the shape of the PCB using the PLACE TRACK command on MECHANICAL LAYER. B. Gwneud tyllau lleoli, llygaid a phwyntiau cyfeirio ar PCB yn unol â gofynion yr UDRh. C. Production of components. If you need to use some special components that do not exist in the component library, you need to make components before layout. Mae’r broses o wneud cydrannau yn Protel99 SE yn gymharol syml. Dewiswch y gorchymyn “GWNEUD LLYFRGELL” yn y ddewislen “DYLUNIO” i fynd i mewn i’r ffenestr gwneud COMPONENT, ac yna dewiswch y gorchymyn “NEW COMPONENT” yn y ddewislen “TOOL” i gydrannau DYLUNIO. Ar yr adeg hon, dim ond llunio’r PAD cyfatebol mewn safle penodol a’i olygu yn y PAD gofynnol (gan gynnwys siâp, maint, diamedr mewnol ac Angle y PAD, ac ati, a marcio enw pin cyfatebol y PAD) yn y TOP LAYER gyda gorchymyn PLACE PAD ac ati yn ôl siâp a maint y gydran wirioneddol. Yna defnyddiwch y gorchymyn PLACE TRACK i dynnu ymddangosiad mwyaf posibl y gydran yn y TOP OVERLAYER, dewiswch enw cydran a’i storio yn y llyfrgell gydrannau. D. Ar ôl i gydrannau gael eu gwneud, rhaid gosod a gosod gwifrau. Trafodir y ddwy ran hyn yn fanwl isod. E. Check after the above procedure is complete. Ar y naill law, mae hyn yn cynnwys arolygu egwyddor cylched, ar y llaw arall, mae angen gwirio paru a chydosod ei gilydd. The circuit principle can be checked manually or automatically by network (the network formed by schematic diagram can be compared with the network formed by PCB). F. Ar ôl gwirio, archifo ac allbwn y ffeil. Yn Protel99 SE, rhaid i chi redeg y gorchymyn ALLFORIO yn yr opsiwn FILE i achub y FILE i’r llwybr penodedig a FILE (y gorchymyn MEWNFORIO yw MEWNFORIO FILE i Protel99 SE). Nodyn: Yn opsiwn “FILE” Protel99 SE “SAVE COPY AS…” Ar ôl i’r gorchymyn gael ei weithredu, nid yw’r enw ffeil a ddewiswyd yn weladwy yn Windows 98, felly ni ellir gweld y ffeil yn y Rheolwr Adnoddau. Mae hyn yn wahanol i “SAVE AS…” yn Protel 98. Nid yw’n gweithredu’n union yr un peth.

3. Components layout

Oherwydd bod yr UDRh yn gyffredinol yn defnyddio weldio llif gwres ffwrnais is-goch i weldio cydrannau, mae cynllun cydrannau’n effeithio ar ansawdd cymalau solder, ac yna’n effeithio ar gynnyrch cynhyrchion. Ar gyfer dyluniad PCB o gylched rf, mae cydnawsedd electromagnetig yn mynnu nad yw pob modiwl cylched yn cynhyrchu ymbelydredd electromagnetig cyn belled ag y bo modd, a bod ganddo allu penodol i wrthsefyll ymyrraeth electromagnetig. Felly, mae cynllun cydrannau hefyd yn effeithio’n uniongyrchol ar allu ymyrraeth a gwrth-ymyrraeth y gylched ei hun, sydd hefyd yn uniongyrchol gysylltiedig â pherfformiad y gylched a ddyluniwyd. Therefore, in the design of RF circuit PCB, in addition to the layout of ordinary PCB design, we should also consider how to reduce the interference between various parts of the RF circuit, how to reduce the interference of the circuit itself to other circuits and the anti-interference ability of the circuit itself. Yn ôl profiad, mae effaith cylched rf yn dibynnu nid yn unig ar fynegai perfformiad bwrdd cylched RF ei hun, ond hefyd ar y rhyngweithio â bwrdd prosesu CPU i raddau helaeth. Felly, wrth ddylunio PCB, mae cynllun rhesymol yn arbennig o bwysig.

General layout principle: components should be arranged in the same direction as far as possible, and the bad welding phenomenon can be reduced or even avoided by selecting the direction of PCB entering the tin melt system; Yn ôl profiad, dylai’r gofod rhwng cydrannau fod o leiaf 0.5mm i fodloni gofynion cydrannau toddi tun. Os yw gofod bwrdd PCB yn caniatáu, dylai’r gofod rhwng cydrannau fod mor eang â phosibl. Ar gyfer paneli dwbl, dylid cynllunio un ochr ar gyfer cydrannau SMD a SMC, ac mae’r ochr arall yn gydrannau arwahanol.

Nodyn yn y cynllun:

* First determine the position of interface components on the PCB with other PCB boards or systems, and pay attention to the coordination of interface components (such as the orientation of components, etc.).

* Oherwydd y nifer fach o gynhyrchion llaw, trefnir cydrannau mewn modd cryno, felly ar gyfer cydrannau mwy, rhaid rhoi blaenoriaeth i bennu’r lleoliad priodol, ac ystyried problem cydgysylltu rhwng ei gilydd.

* strwythur cylched dadansoddi gofalus, y prosesu bloc cylched (megis cylched mwyhadur amledd uchel, cylched cymysgu a chylched demodiwleiddio, ac ati), cyn belled ag y bo modd i wahanu signal cerrynt trwm a’r signal cerrynt gwan, cylched signal digidol ar wahân a signal analog dylid trefnu cylched, cwblhewch yr un swyddogaeth o’r gylched mewn ystod benodol, a thrwy hynny leihau ardal dolen signal; Rhaid cysylltu rhwydwaith hidlo pob rhan o’r gylched gerllaw, fel y gellir lleihau nid yn unig yr ymbelydredd, ond hefyd y gellir lleihau’r tebygolrwydd o ymyrraeth, yn ôl gallu gwrth-ymyrraeth y gylched.

* Grwpio cylchedau celloedd yn ôl eu sensitifrwydd i gydnawsedd electromagnetig wrth eu defnyddio. The components of the circuit that are vulnerable to interference should also avoid interference sources (such as interference from the CPU on the data processing board).

4. Gwifrau

After the components are laid out, wiring can begin. The basic principle of wiring is: under the condition of assembly density, low-density wiring design should be selected as far as possible, and signal wiring should be as thick and thin as possible, which is conducive to impedance matching.

Ar gyfer cylched rf, gall dyluniad afresymol cyfeiriad, lled a bylchau llinell signal achosi’r ymyrraeth rhwng llinellau trosglwyddo signal signal; Yn ogystal, mae cyflenwad pŵer y system ei hun hefyd yn bodoli ymyrraeth sŵn, felly wrth ddylunio PCB cylched RF rhaid ystyried gwifrau cynhwysfawr, rhesymol.

Wrth weirio, dylai’r holl wifrau fod yn bell i ffwrdd o ffin y bwrdd PCB (tua 2mm), er mwyn peidio ag achosi neu fod â’r perygl cudd o dorri gwifren wrth gynhyrchu bwrdd PCB. Dylai’r llinell bŵer fod mor eang â phosibl i leihau gwrthiant y ddolen. Ar yr un pryd, dylai cyfeiriad y llinell bŵer a’r llinell ddaear fod yn gyson â chyfeiriad trosglwyddo data i wella’r gallu gwrth-ymyrraeth. Dylai’r llinellau signal fod mor fyr â phosibl a dylid lleihau nifer y tyllau cyn belled ag y bo modd. Y byrraf yw’r cysylltiad rhwng cydrannau, y gorau, i leihau dosbarthiad paramedrau ac ymyrraeth electromagnetig rhwng ei gilydd; For incompatible signal lines should be far away from each other, and try to avoid parallel lines, and in the positive two sides of the application of mutual vertical signal lines; Dylai’r gwifrau sydd angen cyfeiriad cornel fod yn 135 ° Angle fel sy’n briodol, ceisiwch osgoi troi onglau sgwâr.

Ni ddylai’r llinell sydd â chysylltiad uniongyrchol â’r pad fod yn rhy eang, a dylai’r llinell fod i ffwrdd o’r cydrannau sydd wedi’u datgysylltu cyn belled ag y bo modd er mwyn osgoi cylched byr; Holes should not be drawn on components, and should be far away from disconnected components as far as possible to avoid virtual welding, continuous welding, short circuit and other phenomena in production.

In PCB design of rf circuit, the correct wiring of power line and ground wire is particularly important, and reasonable design is the most important means to overcome electromagnetic interference. Quite a lot of interference sources on PCB are generated by power supply and ground wire, among which ground wire causes the most noise interference.

Y prif reswm pam mae’r wifren ddaear yn hawdd achosi ymyrraeth electromagnetig yw rhwystriant y wifren ddaear. When a current flows through the ground, a voltage will be generated on the ground, resulting in the ground loop current, forming the loop interference of the ground. Pan fydd cylchedau lluosog yn rhannu un darn o wifren ddaear, mae cyplu rhwystriant cyffredin yn digwydd, gan arwain at yr hyn a elwir yn sŵn daear. Therefore, when wiring the ground wire of the RF circuit PCB, do:

* Yn gyntaf oll, mae’r gylched wedi’i rhannu’n flociau, gellir rhannu cylched rf yn y bôn yn ymhelaethiad amledd uchel, cymysgu, demodiwleiddio, dirgryniad lleol a rhannau eraill, i ddarparu pwynt cyfeirio potensial cyffredin ar gyfer pob cylched modiwl cylched yn sylfaen, fel bod y gellir trosglwyddo signal rhwng gwahanol fodiwlau cylched. Yna caiff ei grynhoi yn y man lle mae’r PCB cylched RF wedi’i gysylltu â’r ddaear, hy wedi’i grynhoi ar y prif dir. Gan mai dim ond un pwynt cyfeirio sydd yno, nid oes cyplu rhwystriant cyffredin ac felly nid oes problem ymyrraeth ar y cyd.

* Ardal ddigidol ac ardal analog cyn belled ag y bo modd ynysu gwifren ddaear, a daear ddigidol a thir analog i wahanu, wedi’u cysylltu o’r diwedd â’r tir cyflenwi pŵer.

* Dylai’r wifren ddaear ym mhob rhan o’r gylched hefyd roi sylw i’r egwyddor sylfaen un pwynt, lleihau’r ardal dolen signal, a’r cyfeiriad cylched hidlo cyfatebol gerllaw.

* Os yw gofod yn caniatáu, mae’n well ynysu pob modiwl â gwifren ddaear i atal effaith cyplu signal rhwng ei gilydd.

5. Casgliad

Mae allwedd dyluniad RF PCB yn gorwedd ar sut i leihau gallu ymbelydredd a sut i wella gallu gwrth-ymyrraeth. Cynllun a gwifrau rhesymol yw’r warant o DDYLUNIO RF PCB. Mae’r dull a ddisgrifir yn y papur hwn yn ddefnyddiol i wella dibynadwyedd dyluniad PCB cylched RF, datrys problem ymyrraeth electromagnetig, a chyflawni pwrpas cydnawsedd electromagnetig.