संचार प्रविधिको विकास, हातमा रेडियो उच्च आवृत्ति सर्किट बोर्ड टेक्नोलोजी धेरै र अधिक व्यापक रूप मा प्रयोग गरीन्छ, जस्तै: वायरलेस पेजर, मोबाइल फोन, वायरलेस पीडीए, आदि, रेडियो फ्रिक्वेन्सी सर्किट को प्रदर्शन सीधा सम्पूर्ण उत्पादन को गुणवत्ता लाई प्रभावित गर्दछ। यी ह्यान्डहेल्ड उत्पादनहरु को सबैभन्दा ठूलो विशेषताहरु मध्ये एक miniaturization हो, र miniaturization को अर्थ हो कि घटक को घनत्व धेरै उच्च छ, जो घटक बनाउँछ (SMD, SMC, नंगे चिप, आदि सहित) एक अर्का संग धेरै हस्तक्षेप प्रमुख। यदि विद्युत चुम्बकीय हस्तक्षेप संकेत ठीक तरिकाले ह्यान्डल गरिएको छैन, सम्पूर्ण सर्किट प्रणाली ठीकसँग काम नगर्न सक्छ। तेसैले, कसरी रोक्न र विद्युत चुम्बकीय हस्तक्षेप को दमन गर्न र विद्युत चुम्बकीय अनुकूलता मा सुधार आरएफ सर्किट पीसीबी को डिजाइन मा एक धेरै महत्वपूर्ण विषय बनेको छ। एउटै सर्किट, फरक पीसीबी डिजाइन संरचना, यसको प्रदर्शन सूचकांक धेरै फरक हुनेछ। यो कागज कसरी सर्किट को प्रदर्शन लाई अधिकतम गर्न को लागी विद्युत चुम्बकीय अनुकूलता आवश्यकताहरु लाई प्राप्त गर्न को लागी प्रोटेल 99 एसई सफ्टवेयर को उपयोग गर्दा खजूर उत्पादनहरु को आरएफ सर्किट पीसीबी डिजाइन गर्न को लागी चर्चा गर्दछ।

1. प्लेट को चयन

मुद्रित सर्किट बोर्ड को सब्सट्रेट कार्बनिक र अकार्बनिक वर्गहरु सामेल छन्। सब्सट्रेट को सबैभन्दा महत्त्वपूर्ण गुणहरु ढांकता हुआ लगातार ε आर, अपव्यय कारक (वा ढांकतात्मक हानि) ट्यान δ, थर्मल विस्तार गुणांक सीईटी र नमी अवशोषण हो। ε आर सर्किट प्रतिबाधा र संकेत प्रसारण दर लाई प्रभावित गर्दछ। उच्च आवृत्ति सर्किट को लागी, permittivity सहिष्णुता विचार गर्न को लागी पहिलो र अधिक महत्वपूर्ण कारक हो, र कम permittivity सहिष्णुता संग सब्सट्रेट चयन गर्नुपर्छ।

2. पीसीबी डिजाइन प्रक्रिया

Protel99 SE सफ्टवेयर Protel 98 र अन्य सफ्टवेयर बाट फरक छ, Protel99 SE सफ्टवेयर द्वारा पीसीबी डिजाइन को प्रक्रिया छोटो छलफल गरीएको छ।

① किनभने Protel99 SE परियोजना डाटाबेस मोड व्यवस्थापन, जो विन्डोज 99 मा निहित छ, अपनाउँछ, त्यसैले हामी पहिले सर्किट योजनाबद्ध आरेख र पीसीबी लेआउट डिजाइन गर्न को लागी एक डाटाबेस फाइल सेट अप गर्नु पर्छ।

Sche योजनाबद्ध आरेख को डिजाइन। आदेश मा नेटवर्क जडान को एहसास गर्न को लागी, सबै घटकहरु को उपयोग सिद्धान्त डिजाइन को पहिले घटक पुस्तकालय मा अवस्थित हुनु पर्छ; अन्यथा, आवश्यक घटक SCHLIB मा बनाईएको र पुस्तकालय फाइल मा भण्डारण गरिनु पर्छ। त्यसोभए, तपाइँ केवल कम्पोनेन्ट लाइब्रेरी बाट आवश्यक कम्पोनेन्टहरु लाई कल गर्नुहोस् र डिजाइन सर्किट आरेख अनुसार उनीहरुलाई जोड्नुहोस्।

③ योजनाबद्ध डिजाइन पूरा भएपछि, एक नेटवर्क तालिका पीसीबी डिजाइन मा प्रयोग को लागी गठन गर्न सकिन्छ।

CPCB डिजाइन। ए सीबी आकार र आकार निर्धारण। पीसीबी को आकार र आकार उत्पादन मा पीसीबी को स्थिति, आकार र ठाउँ को आकार र अन्य भागहरु संग सहयोग को अनुसार निर्धारित गरीन्छ। पीसीबी को आकार यांत्रिक परत मा स्थान ट्रैक आदेश को उपयोग गरी कोर्नुहोस्। बी स्थिति छेद, आँखा र पीसीबी मा सन्दर्भ अंक SMT आवश्यकताहरु अनुसार बनाउनुहोस्। सी घटक को उत्पादन। यदि तपाइँ केहि विशेष कम्पोनेन्ट्स को उपयोग गर्न को लागी आवश्यक छ कि कम्पोनेन्ट लाइब्रेरी मा अवस्थित छैन, तपाइँ लेआउट भन्दा पहिले कम्पोनेन्ट बनाउन को लागी आवश्यक छ। Protel99 SE मा कम्पोनेन्ट बनाउने प्रक्रिया अपेक्षाकृत सरल छ। कम्पोनेन्ट मेकिंग विन्डो प्रविष्ट गर्न को लागी “डिजाईन” मेनु मा “लाइब्रेरी बनाउनुहोस्” कमाण्ड चयन गर्नुहोस्, र तब “टूल” मेनुमा “कम्पोनेन्ट” लाई “नयाँ कम्पोनेन्ट” कमाण्ड डिजाईन कम्पोनेन्टमा चयन गर्नुहोस्। यस समयमा, केवल एक निश्चित स्थिति मा सम्बन्धित PAD कोर्नुहोस् र आवश्यक PAD मा सम्पादन गर्नुहोस् (आकार, आकार, भित्री व्यास र PAD को कोण, आदि सहित, र PAD को सम्बन्धित पिन नाम चिन्ह लगाउनुहोस्) मा PLACE PAD को कमाण्ड संग शीर्ष तह र यति मा वास्तविक घटक को आकार र आकार अनुसार। त्यसोभए प्लेस ट्र्याक कमाण्ड को उपयोग गर्न को लागी शीर्ष ओभरलेयर मा घटक को अधिकतम उपस्थिति कोर्नुहोस्, एक घटक को नाम चयन गर्नुहोस् र यो घटक लाइब्रेरी मा भण्डार गर्नुहोस्। D. घटक बने पछि, लेआउट र तारि out बाहिर गरिनेछ। यी दुई भागहरु तल विस्तार मा छलफल गरिनेछ। E. माथिको प्रक्रिया पूरा भएपछि जाँच गर्नुहोस्। एक हात मा, यो सर्किट सिद्धान्त को निरीक्षण, अर्को हात मा, यो एक अर्का को मिलान र विधानसभा जाँच गर्न आवश्यक छ। सर्किट सिद्धान्त म्यानुअल वा स्वचालित रूपमा नेटवर्क द्वारा जाँच गर्न सकिन्छ (योजनाबद्ध रेखाचित्र द्वारा बनाईएको नेटवर्क पीसीबी द्वारा बनाईएको नेटवर्क संग तुलना गर्न सकिन्छ)। एफ जाँच पछि, संग्रह र आउटपुट फाइल। Protel99 SE मा, तपाइँ निर्दिष्ट पथ र FILE मा फाइल बचत गर्न को लागी फाइल विकल्प मा निर्यात आदेश चलाउनु पर्छ (आयात आदेश Protel99 SE मा एउटा फाइल आयात गर्न को लागी हो)। नोट: Protel99 SE “फाइल” विकल्प मा “प्रतिलिपि को रूपमा बचत गर्नुहोस् …” आदेश निष्पादित भए पछि, चयनित फाइल नाम विन्डोज 98 visible मा देख्न सकिदैन, त्यसैले फाइल संसाधन प्रबन्धक मा देख्न सकिदैन। यो प्रोटेल in “मा” AS AS SAVE “बाट फरक छ। यो बिल्कुल उस्तै काम गर्दैन।

3. घटक लेआउट

किनकि श्रीमती सामान्यतया इन्फ्रारेड भट्ठी ताप प्रवाह वेल्डिंग घटक को वेल्डिंग को उपयोग गर्दछ, घटक को लेआउट मिलाप को जोड़हरु को गुणवत्ता लाई प्रभावित गर्दछ, र तब उत्पादनहरु को उपज लाई प्रभावित गर्दछ। आरएफ सर्किट को पीसीबी डिजाइन को लागी, विद्युत चुम्बकीय अनुकूलता को आवश्यकता छ कि प्रत्येक सर्किट मोड्युल सकेसम्म विद्युत चुम्बकीय विकिरण उत्पन्न गर्दैन, र विद्युत चुम्बकीय हस्तक्षेप को प्रतिरोध गर्ने एक निश्चित क्षमता छ। तेसैले, कम्पोनेन्ट्स को लेआउट पनि सीधा हस्तक्षेप र सर्किट आफै को विरोधी हस्तक्षेप क्षमता को प्रभावित गर्दछ, जो सीधा डिजाइन सर्किट को प्रदर्शन संग सम्बन्धित छ। तेसैले, आरएफ सर्किट पीसीबी को डिजाइन मा, सामान्य पीसीबी डिजाइन को लेआउट को अतिरिक्त, हामी यो पनि कसरी आरएफ सर्किट को विभिन्न भागहरु को बीच हस्तक्षेप कम गर्न को लागी, कसरी सर्किट को अन्य सर्किट मा हस्तक्षेप कम गर्न को लागी र सर्किट आफै को विरोधी हस्तक्षेप क्षमता। अनुभव को अनुसार, आरएफ सर्किट को प्रभाव मात्र आरएफ सर्किट बोर्ड को प्रदर्शन सूचकांक मा मात्र नभई धेरै हद सम्म सीपीयू प्रशोधन बोर्ड संग अन्तरक्रिया मा निर्भर गर्दछ। तेसैले, पीसीबी डिजाइन मा, उचित लेआउट विशेष गरी महत्वपूर्ण छ।

सामान्य लेआउट सिद्धान्त: कम्पोनेन्टहरु जहाँ सम्म सम्भव दिशा मा एउटै दिशा मा व्यवस्था गरिनु पर्छ, र खराब वेल्डिंग घटना कम गर्न वा पीसीबी टिन पिघल प्रणाली मा प्रवेश को दिशा चयन गरेर पनि बच्न सकिन्छ; अनुभव अनुसार, कम्पोनेन्टहरु बिचको ठाउँ कम्तीमा ०.५mm टिन-पिघ्ने कम्पोनेन्ट्स को आवश्यकताहरु लाई पूरा गर्न को लागी हुनु पर्छ। यदि पीसीबी बोर्ड को ठाउँ अनुमति दिन्छ, अवयवहरु बीच अन्तरिक्ष को रूप मा सकेसम्म चौडा हुनुपर्छ। डबल प्यानलहरु को लागी, एक पक्ष SMD र SMC घटकहरु को लागी डिजाइन गरीनु पर्छ, र अर्को पक्ष असंगत घटक हो।

लेआउट मा नोट:

* पहिले अन्य पीसीबी बोर्ड वा प्रणाली संग पीसीबी मा इन्टरफेस घटक को स्थिति निर्धारण, र इन्टरफेस घटक को समन्वय (जस्तै घटक को उन्मुखीकरण, आदि) को लागी ध्यान दिनुहोस्।

* ह्यान्डहेल्ड उत्पादनहरु को सानो मात्रा को कारण, कम्पोनेन्टहरु एक कम्पैक्ट तरीका मा व्यवस्था गरीएको छ, त्यसैले ठूला कम्पोनेन्टहरु को लागी, प्राथमिकता उपयुक्त स्थान निर्धारण गर्न को लागी दिइनु पर्छ, र एक अर्का बीच समन्वय को समस्या लाई विचार गर्नुहोस्।

* सावधान विश्लेषण सर्किट संरचना, सर्किट ब्लक प्रशोधन (जस्तै उच्च आवृत्ति एम्पलीफायर सर्किट, मिश्रण सर्किट र demodulation सर्किट, आदि), जहाँ सम्म सम्भव भएसम्म भारी वर्तमान संकेत र कमजोर वर्तमान संकेत, अलग डिजिटल सिग्नल सर्किट र एनालॉग संकेत अलग गर्न को लागी सर्किट, सर्किट को एउटै प्रकार्य पूरा एक निश्चित दायरा मा व्यवस्था गरीनु पर्छ, यसैले संकेत पाश क्षेत्र घटाउने; सर्किट को प्रत्येक भाग को फिल्टरिंग नेटवर्क नजिकै जोडिएको हुनु पर्छ, ताकि न केवल विकिरण कम गर्न सकिन्छ, तर हस्तक्षेप को संभावना पनि कम गर्न सकिन्छ, सर्किट को विरोधी हस्तक्षेप क्षमता अनुसार।

* समूह सेल सर्किट उपयोग मा विद्युत चुम्बकीय अनुकूलता को लागी आफ्नो संवेदनशीलता अनुसार। सर्किट को घटक जो हस्तक्षेप को लागी कमजोर छन् हस्तक्षेप स्रोतहरु (जस्तै डाटा प्रोसेसिंग बोर्ड मा सीपीयू बाट हस्तक्षेप जस्तै) बाट बच्न पर्छ।

W. तार

पछि घटक बाहिर राखिएको छ, तारि begin सुरु गर्न सक्नुहुन्छ। तारि of को आधारभूत सिद्धान्त हो: विधानसभा घनत्व को शर्त अन्तर्गत, कम घनत्व तारि design डिजाइन सकेसम्म टाढा छान्नु पर्छ, र संकेत तारहरु सकेसम्म बाक्लो र पातलो, जो प्रतिबाधा मिलान को लागी अनुकूल छ।

आरएफ सर्किट को लागी, सिग्नल लाइन दिशा, चौडाइ र लाइन स्पेसिंग को अनुचित डिजाइन संकेत सिग्नल प्रसारण लाइनहरु को बीच हस्तक्षेप को कारण हुन सक्छ; यसको अतिरिक्त, प्रणाली बिजुली आपूर्ति आफैंमा पनि शोर हस्तक्षेप अवस्थित छ, त्यसैले आरएफ सर्किट पीसीबी को डिजाइन मा व्यापक, उचित तारि considered मा विचार गरिनु पर्छ।

जब तारि,, सबै तारि far टाढा पीसीबी बोर्ड (२mm को बारे मा) को सीमा बाट टाढा हुनु पर्छ, ताकि कारण वा पीसीबी बोर्ड उत्पादन को समयमा तार तोड्ने को लुकेको खतरा छैन। पावर लाइन को रूप मा लूप को प्रतिरोध कम गर्न को लागी सकेसम्म चौडा हुनुपर्छ। एकै समयमा, बिजुली लाइन र जमीन लाइन को दिशा हस्तक्षेप विरोधी क्षमता सुधार गर्न को लागी डाटा प्रसारण को दिशा संग संगत हुनु पर्छ। संकेत लाइनहरु सकेसम्म छोटो हुनु पर्छ र प्वाल को संख्या सकेसम्म टाढा कम गर्नु पर्छ। कम कम्पोनेन्टहरु को बीच सम्बन्ध, राम्रो, मापदण्डहरु र एक अर्का बिच विद्युत चुम्बकीय हस्तक्षेप को वितरण कम गर्न को लागी; असंगत संकेत लाइनहरु को लागी एक अर्का बाट टाढा हुनु पर्छ, र समानांतर लाइनहरु बाट बच्न को लागी प्रयास गर्नुहोस्, र आपसी ऊर्ध्वाधर संकेत लाइनहरु को आवेदन को सकारात्मक दुई पक्षहरु मा; कुना ठेगाना को आवश्यकता मा तारि 135 उपयुक्त रूपमा XNUMX ° कोण हुनुपर्छ, सही कोण घुमाउन बाट बच्न।

लाइन सीधा प्याड संग जोडिएको धेरै चौडा हुनुहुँदैन, र लाइन टाढा सर्टकट बाट बच्न को लागी सकेसम्म विच्छेदित घटक बाट टाढा हुनु पर्छ; प्वालहरु कम्पोनेन्टहरुमा कोर्नु हुदैन, र टाढा टाढा बिच्छेदित कम्पोनेन्टहरु बाट टाढा भर्चुअल वेल्डिंग, लगातार वेल्डिंग, सर्ट सर्किट र उत्पादन मा अन्य घटनाहरु बाट बच्न को लागी हुनु पर्छ।

आरएफ सर्किट को पीसीबी डिजाइन मा, बिजुली लाइन र जमीन तार को सही तारि particularly विशेष गरी महत्वपूर्ण छ, र उचित डिजाइन विद्युत चुम्बकीय हस्तक्षेप लाई पार गर्न को लागी सबैभन्दा महत्वपूर्ण साधन हो। पीसीबी मा धेरै हस्तक्षेप स्रोतहरु को एक धेरै बिजुली आपूर्ति र जमीन तार, जसको बीच जमीन तार सबैभन्दा शोर हस्तक्षेप को कारण उत्पन्न गरीन्छ।

मुख्य कारण किन जमीन तार विद्युत चुम्बकीय हस्तक्षेप कारण सजीलो जमीन तार को प्रतिबाधा हो। जब एक धारा जमीन को माध्यम बाट बग्छ, एक भोल्टेज जमीन मा उत्पन्न हुनेछ, जमीन पाश वर्तमान को परिणामस्वरूप, जमीन को पाश हस्तक्षेप गठन। जब धेरै सर्किटहरु ग्राउन्ड तार को एक टुक्रा साझा, साधारण प्रतिबाधा युग्मन हुन्छ, जसको परिणाम के रूप मा जमीन आवाज को रूप मा जानिन्छ। तेसैले, जब आरएफ सर्किट पीसीबी को जमीन तार wiring, के:

* सबै भन्दा पहिले, सर्किट ब्लक मा विभाजित छ, आरएफ सर्किट मूल रूप मा उच्च आवृत्ति प्रवर्धन, मिश्रण, demodulation, स्थानीय कम्पन र अन्य भागहरु मा विभाजित गर्न सकिन्छ, प्रत्येक सर्किट मोड्युल सर्किट ग्राउन्डि for को लागी एक सामान्य सम्भावित सन्दर्भ बिन्दु प्रदान गर्न को लागी, ताकि संकेत विभिन्न सर्किट मोड्युलहरु को बीच प्रसारित गर्न सकिन्छ। यो तब बिन्दु जहाँ आरएफ सर्किट पीसीबी जमीन संग जोडिएको छ, अर्थात् मुख्य जमीन मा संक्षेप गरीएको छ। त्यहाँ मात्र एक सन्दर्भ बिन्दु छ, त्यहाँ कुनै साधारण प्रतिबाधा युग्मन र यस प्रकार कुनै आपसी हस्तक्षेप समस्या छैन।

* डिजिटल क्षेत्र र एनालग क्षेत्र जहाँ सम्म सम्भव जमीन तार अलगाव, र डिजिटल जमीन र एनालग जमीन अलग गर्न को लागी, अन्त मा बिजुली आपूर्ति जमीन संग जोडिएको छ।

* सर्किट को प्रत्येक भाग मा जमीन तार पनि एकल बिन्दु ग्राउन्डि principle सिद्धान्त, सिग्नल लूप क्षेत्र, र नजिकैको सम्बन्धित फिल्टर सर्किट ठेगाना लाई ध्यान दिनु पर्छ।

* यदि स्पेस अनुमति दिन्छ, यो राम्रो छ एक अर्को को बीच सिग्नल युग्मन प्रभाव को रोकथाम को लागी ग्राउन्ड वायर संग प्रत्येक मोड्युल अलग गर्न।

5। निष्कर्षमा

आरएफ पीसीबी डिजाइन को कुञ्जी कसरी विकिरण क्षमता र कसरी विरोधी हस्तक्षेप क्षमता मा सुधार गर्न को लागी निहित छ। उचित लेआउट र तारि D डिजाइन आरएफ पीसीबी को ग्यारेन्टी हो। यो कागज मा वर्णन विधि आरएफ सर्किट पीसीबी डिजाइन को विश्वसनीयता सुधार गर्न, विद्युत चुम्बकीय हस्तक्षेप को समस्या को समाधान, र विद्युत चुम्बकीय अनुकूलता को उद्देश्य प्राप्त गर्न को लागी उपयोगी छ।