In baie gevalle, PCB bedrading gaan deur gate, toetsplekblokkies, kort stomplyne, ens., wat almal parasitiese kapasitansie het, wat die sein noodwendig sal beïnvloed. Die invloed van die kapasitansie op die sein moet ontleed word vanaf die oordragkant en die ontvangkant, en dit het ‘n uitwerking op die beginpunt en die eindpunt.

Klik eers om die impak op die seinsender te sien. As ‘n vinnig stygende trapsignaal die kapasitor bereik, word die kapasitor vinnig gelaai. Die laadstroom hou verband met hoe vinnig die seinspanning styg. Die laadstroomformule is: I = C*dV/dt. Hoe hoër die kapasitansie, hoe hoër die laadstroom, hoe vinniger word die seinstyging, hoe kleiner dt, hoe hoër word die laadstroom.

Ons weet dat die weerkaatsing van ‘n sein verband hou met die verandering in die impedansie wat die sein aanvoel, dus kyk vir analise na die verandering in impedansie wat die kapasitansie veroorsaak. In die beginfase van die laai van kondensators word die impedansie uitgedruk as:

Hier is dV eintlik die spanningsverandering van stapsignaal, dt is die seinstygtyd en die kapasitansie -impedansieformule word:

Uit hierdie formule kan ons ‘n baie belangrike inligting kry: as die stapsignaal aan die beginfase aan beide kante van die kapasitor toegedien word, hou die impedansie van die kapasitor verband met die seinstygtyd en sy kapasitansie.

Gewoonlik is die impedansie in die beginfase van die laai van kondensators baie klein, minder as die kenmerkende impedansie van bedrading. Die negatiewe weerkaatsing van die sein vind plaas by die kapasitor, en die negatiewe spanningsignaal word bo-oor die oorspronklike sein geplaas, wat lei tot die afname van die sein by die sender en die nie-monotoniese van die sein by die sender.

Vir die ontvangkant, nadat die sein die ontvangkant bereik, vind daar positiewe weerkaatsing plaas, die gereflekteerde sein bereik die kapasitorposisie, die soort negatiewe weerkaatsing vind plaas en die negatiewe weerkaatspanning wat na die ontvangende einde gereflekteer word, veroorsaak ook die sein by die ontvangs beëindig om afloop te veroorsaak.

Om die weerspieëlde geraas minder as 5% van die spanningswaai te wees, wat vir die sein verdraagsaam is, moet die impedansieverandering minder as 10% wees. So, wat moet die kapasitansie -impedansie wees? Kapasitansie -impedansie is ‘n parallelle impedansie, en ons kan die formule vir parallelle impedansie en formule vir weerkaatsingskoëffisiënt gebruik om die omvang daarvan te bepaal. Vir hierdie parallelle impedansie wil ons hê dat die kapasitansie -impedansie so groot as moontlik moet wees. As ons aanneem dat die kapasitansie -impedansie K -tye is van die PCB -bedradingskarakteristieke impedansie, kan die impedansie wat die sein by die kapasitor voel, verkry word volgens die parallelle impedansieformule:

Dit wil sê, volgens hierdie ideale berekening, moet die impedansie van die kapasitor minstens 9 keer die kenmerkende impedansie van die PCB wees. Namate die kapasitor gelaai word, neem die impedansie van die kondensator toe en bly dit nie altyd die laagste impedansie nie. Boonop kan elke toestel parasitiese induktansie hê, wat die impedansie verhoog. Hierdie negevoudige perk kan dus verslap word. Aanvaar in die volgende bespreking dat die limiet 5 keer is.

Met ‘n aanduiding van impedansie kan ons bepaal hoeveel kapasitansie geduld kan word. Die kenmerkende impedansie van die 50 ohm op die kring is baie algemeen, so ek het 50 ohm gebruik om dit te bereken.

Die gevolgtrekking word gemaak dat:

In hierdie geval, as die seinstygingstyd 1ns is, is die kapasitansie minder as 4 pikogram. Omgekeerd, as die kapasitansie 4 pikogram is, is die seinstyging op sy beste 1ns. As die seinstyging 0.5ns is, sal hierdie kapasiteit van 4 pikogram probleme veroorsaak.

Die berekening hier is slegs om die invloed van kapasitansie te verduidelik; die werklike stroombaan is baie kompleks, meer faktore moet oorweeg word, dus of die berekening hier akkuraat is, is nie prakties belangrik nie. Die sleutel is om te verstaan ​​hoe kapasitansie die sein deur hierdie berekening beïnvloed. Sodra ons ‘n perseptuele begrip het van die impak van elke faktor op die printplaat, kan ons die nodige leiding gee vir die ontwerp en weet hoe om probleme te ontleed wanneer dit voorkom. Akkurate ramings vereis sagteware -emulasie.

Gevolgtrekking:

1. Die kapasitiewe las tydens PCB -routing veroorsaak dat die sein van die sender se einde afloop, en die sein van die ontvanger se einde sal ook afloop veroorsaak.

2. Die toleransie van kapasitansie hou verband met die seinstygingstyd, hoe vinniger die seinstygingstyd, hoe kleiner is die toleransie van kapasitansie.