ઘણા કિસ્સાઓમાં, પીસીબી વાયરિંગ છિદ્રો, ટેસ્ટ સ્પોટ પેડ્સ, શોર્ટ સ્ટબ લાઇન્સ વગેરેમાંથી પસાર થશે, આ તમામ પરોપજીવી કેપેસીટન્સ ધરાવે છે, જે અનિવાર્યપણે સિગ્નલને અસર કરશે. સિગ્નલ પર કેપેસિટેન્સના પ્રભાવનું પ્રસારણ અંત અને પ્રાપ્ત અંતથી વિશ્લેષણ થવું જોઈએ, અને તે પ્રારંભિક બિંદુ અને અંતિમ બિંદુ પર અસર કરે છે.

સિગ્નલ ટ્રાન્સમીટર પર અસર જોવા માટે પહેલા ક્લિક કરો. જ્યારે ઝડપથી વધતું સ્ટેપ સિગ્નલ કેપેસિટર સુધી પહોંચે છે, ત્યારે કેપેસિટર ઝડપથી ચાર્જ થાય છે. ચાર્જિંગ વર્તમાન સિગ્નલ વોલ્ટેજ કેટલી ઝડપથી વધે છે તેનાથી સંબંધિત છે. ચાર્જિંગ વર્તમાન સૂત્ર છે: I = C*dV/dt. કેપેસિટેન્સ જેટલું ંચું, ચાર્જિંગ કરન્ટ જેટલું ,ંચું, સિગ્નલ વધવાનો સમય જેટલો ઝડપી, નાનો ડીટી, ચાર્જિંગ કરંટ પણ વધારે બનાવે છે.

આપણે જાણીએ છીએ કે સિગ્નલનું પ્રતિબિંબ સિગ્નલ સંવેદનાના અવરોધમાં પરિવર્તન સાથે સંબંધિત છે, તેથી વિશ્લેષણ માટે, ચાલો કેપેસિટેન્સનું કારણ બને તેવા અવબાધમાં પરિવર્તન જોઈએ. કેપેસિટર ચાર્જિંગના પ્રારંભિક તબક્કે, અવબાધ આ રીતે વ્યક્ત કરવામાં આવે છે:

અહીં, ડીવી એ સ્ટેપ સિગ્નલનું વોલ્ટેજ પરિવર્તન છે, ડીટી એ સિગ્નલ વધવાનો સમય છે, અને કેપેસિટેન્સ અવબાધ સૂત્ર બને છે:

આ સૂત્રમાંથી, આપણે ખૂબ મહત્વની માહિતી મેળવી શકીએ છીએ, જ્યારે કેપેસિટરના બંને છેડે પ્રારંભિક તબક્કામાં સ્ટેપ સિગ્નલ લાગુ પડે છે, ત્યારે કેપેસિટરની અવબાધ સિગ્નલ વધવાના સમય અને તેની કેપેસીટન્સ સાથે સંબંધિત હોય છે.

સામાન્ય રીતે કેપેસિટર ચાર્જિંગના પ્રારંભિક તબક્કે, અવરોધ ખૂબ જ નાનો હોય છે, જે વાયરિંગની લાક્ષણિકતા અવરોધ કરતાં ઓછો હોય છે. સિગ્નલનું નકારાત્મક પ્રતિબિંબ કેપેસિટર પર થાય છે, અને નકારાત્મક વોલ્ટેજ સિગ્નલ મૂળ સિગ્નલ સાથે સુપરિમ્પોઝ થાય છે, પરિણામે ટ્રાન્સમીટર પર સિગ્નલનું ડાઉનટ્રસ્ટ થાય છે અને ટ્રાન્સમીટર પર સિગ્નલ નોન-મોનોટોનિક થાય છે.

પ્રાપ્ત અંત માટે, સિગ્નલ પ્રાપ્ત અંત સુધી પહોંચ્યા પછી, હકારાત્મક પ્રતિબિંબ થાય છે, પ્રતિબિંબિત સિગ્નલ કેપેસિટરની સ્થિતિ સુધી પહોંચે છે, તે પ્રકારનું નકારાત્મક પ્રતિબિંબ થાય છે, અને પ્રાપ્ત અંત સુધી પ્રતિબિંબિત નકારાત્મક પ્રતિબિંબ વોલ્ટેજ પ્રાપ્ત થવાના સંકેતનું કારણ બને છે. અંત ઉત્પન્ન કરવા માટે.

પ્રતિબિંબિત અવાજને વોલ્ટેજ સ્વિંગના 5% કરતા ઓછો કરવા માટે, જે સિગ્નલ માટે સહનશીલ છે, અવબાધ ફેરફાર 10% કરતા ઓછો હોવો જોઈએ. તો કેપેસીટન્સ અવરોધ શું હોવો જોઈએ? કેપેસિટેન્સ અવબાધ એ સમાંતર અવરોધ છે, અને આપણે તેની શ્રેણી નક્કી કરવા માટે સમાંતર અવબાધ સૂત્ર અને પ્રતિબિંબ ગુણાંક સૂત્રનો ઉપયોગ કરી શકીએ છીએ. આ સમાંતર અવરોધ માટે, અમે ઈચ્છીએ છીએ કે કેપેસીટન્સ અવબાધ શક્ય તેટલું મોટું હોય. કેપેસીટન્સ અવબાધ PCB વાયરિંગ લાક્ષણિકતા અવબાધનો K વખત છે એમ માનીને, કેપેસિટર પર સંકેત દ્વારા અનુભવાયેલ અવરોધ સમાંતર અવબાધ સૂત્ર અનુસાર મેળવી શકાય છે:

એટલે કે, આ આદર્શ ગણતરી મુજબ, કેપેસિટરની અવબાધ PCB ની લાક્ષણિકતા અવબાધથી ઓછામાં ઓછી 9 ગણી હોવી જોઈએ. હકીકતમાં, જેમ કે કેપેસિટર ચાર્જ થાય છે, કેપેસિટરની અવબાધ વધે છે અને હંમેશા સૌથી નીચો અવરોધ રહેતો નથી. વધુમાં, દરેક ઉપકરણમાં પરોપજીવી ઇન્ડક્ટન્સ હોઈ શકે છે, જે અવરોધ વધારે છે. તેથી આ નવ ગણી મર્યાદા હળવા કરી શકાય છે. નીચેની ચર્ચામાં, ધારો કે મર્યાદા 5 ગણી છે.

અવબાધના સૂચક સાથે, આપણે નક્કી કરી શકીએ છીએ કે કેટલી ક્ષમતા સહન કરી શકાય છે. સર્કિટ બોર્ડ પર 50 ઓહ્મ લાક્ષણિકતા અવરોધ ખૂબ સામાન્ય છે, તેથી મેં તેની ગણતરી માટે 50 ઓહ્મનો ઉપયોગ કર્યો.

તે તારણ કા્યું છે કે:

આ કિસ્સામાં, જો સિગ્નલ વધવાનો સમય 1ns છે, તો કેપેસિટેન્સ 4 પિકોગ્રામથી ઓછો છે. તેનાથી વિપરીત, જો કેપેસિટેન્સ 4 પિકોગ્રામ છે, તો સિગ્નલ વધવાનો સમય શ્રેષ્ઠ રીતે 1ns છે. જો સિગ્નલ વધવાનો સમય 0.5ns છે, તો આ 4 પિકોગ્રામ કેપેસીટન્સ સમસ્યાઓનું કારણ બનશે.

અહીં ગણતરી માત્ર કેપેસીટન્સના પ્રભાવને સમજાવવા માટે છે, વાસ્તવિક સર્કિટ ખૂબ જટિલ છે, વધુ પરિબળો ધ્યાનમાં લેવાની જરૂર છે, તેથી અહીં ગણતરી સચોટ છે કે કેમ તે વ્યવહારુ મહત્વ નથી. આ ગણતરી દ્વારા કેપેસિટેન્સ સિગ્નલને કેવી રીતે અસર કરે છે તે સમજવું છે. એકવાર સર્કિટ બોર્ડ પર દરેક પરિબળની અસરની સમજશક્તિ સમજ્યા પછી, અમે ડિઝાઇન માટે જરૂરી માર્ગદર્શન આપી શકીએ છીએ અને સમસ્યાઓ આવે ત્યારે તેનું વિશ્લેષણ કેવી રીતે કરવું તે જાણી શકીએ છીએ. સચોટ અંદાજ માટે સોફ્ટવેર ઇમ્યુલેશન જરૂરી છે.

તારણ:

1. PCB રૂટીંગ દરમિયાન કેપેસિટીવ લોડને કારણે ટ્રાન્સમીટરના અંતનો સંકેત ડાઉન્રશ પેદા કરે છે, અને રીસીવર અંતનો સંકેત પણ ડાઉન્રશ પેદા કરશે.

2. કેપેસીટન્સની સહિષ્ણુતા સિગ્નલ વધવાના સમય સાથે સંબંધિત છે, સિગ્નલ વધવાનો સમય જેટલો ઝડપી છે, કેપેસિટેન્સની સહનશીલતા નાની છે.