Kapacitiv belastningsreflektion under PCB -ledninger

I mange tilfælde PCB ledninger vil passere gennem huller, testpunktpuder, korte stublinjer osv., som alle har parasitisk kapacitans, hvilket uundgåeligt vil påvirke signalet. Kapacitansens indflydelse på signalet skal analyseres fra den transmitterende ende og den modtagende ende, og det har en effekt på startpunktet og slutpunktet.

ipcb

Første klik for at se virkningen på signalsenderen. Når et hurtigt stigende trinsignal når kondensatoren, oplades kondensatoren hurtigt. Ladestrømmen er relateret til, hvor hurtigt signalspændingen stiger. Opladningsstrømformlen er: I = C*dV/dt. Jo højere kapacitans, jo højere ladestrøm, jo ​​hurtigere signalstigningstid, jo mindre dt, gør også jo højere ladestrøm.

 

Vi ved, at refleksionen af ​​et signal er relateret til den ændring i impedans, som signalet fornemmer, så lad os til analyse se på ændringen i impedans, som kapacitansen forårsager. I den indledende fase af kondensatoropladning udtrykkes impedansen som:

Her er dV faktisk spændingsændringen i trinsignalet, dt er signalstigningstiden, og kapacitansimpedansformlen bliver:

Fra denne formel kan vi få en meget vigtig information, når trinsignalet tilføres det indledende trin i begge ender af kondensatoren, er kondensatorens impedans relateret til signalstigningstiden og dens kapacitans.

Normalt i den indledende fase af kondensatoropladning er impedansen meget lille, mindre end ledningens karakteristiske impedans. Den negative refleksion af signalet forekommer ved kondensatoren, og det negative spændingssignal overlejres med det originale signal, hvilket resulterer i, at signalet nedsænkes ved senderen og det ikke-monotone af signalet på senderen.

For den modtagende ende, efter at signalet når modtageren, forekommer positiv refleksion, det reflekterede signal når kondensatorpositionen, den slags negativ refleksion opstår, og den negative refleksionsspænding, der reflekteres tilbage til den modtagende ende, forårsager også signalet ved modtageren ende med at generere downrush.

For at den reflekterede støj skal være mindre end 5% af spændingssvinget, hvilket er acceptabelt for signalet, skal impedansændringen være mindre end 10%. Så hvad skal kapacitansimpedansen være? Kapacitansimpedans er en parallelimpedans, og vi kan bruge parallelimpedansformlen og reflektionskoefficientformlen til at bestemme dens område. For denne parallelle impedans ønsker vi, at kapacitansimpedansen er så stor som muligt. Forudsat at kapacitansimpedansen er K -tider for PCB -ledningens karakteristiske impedans, kan impedansen mærket af signalet ved kondensatoren opnås i henhold til parallelimpedansformlen:

Det er, ifølge denne ideelle beregning, skal kondensatorens impedans være mindst 9 gange PCB’s karakteristiske impedans. Faktisk, når kondensatoren oplades, øges kondensatorens impedans og forbliver ikke altid den laveste impedans. Derudover kan hver enhed have parasitisk induktans, hvilket øger impedansen. Så denne ni gange grænse kan lempes. Antag i den følgende diskussion, at grænsen er 5 gange.

Med en indikator for impedans kan vi bestemme, hvor meget kapacitans der kan tolereres. Den 50 ohm karakteristiske impedans på kredsløbskortet er meget almindelig, så jeg brugte 50 ohm til at beregne det.

Det konkluderes, at:

I dette tilfælde, hvis signalstigningstiden er 1ns, er kapacitansen mindre end 4 picogram. Omvendt, hvis kapacitansen er 4 picogram, er signalstigningstiden i bedste fald 1ns. Hvis signalstigningstiden er 0.5ns, vil denne 4 pikogram kapacitans forårsage problemer.

Beregningen her er kun for at forklare kapacitansens indflydelse, det faktiske kredsløb er meget komplekst, flere faktorer skal overvejes, så om beregningen her er nøjagtig, er ikke praktisk betydning. Nøglen er at forstå, hvordan kapacitans påvirker signalet gennem denne beregning. Når vi har en perceptuel forståelse af hver faktors indvirkning på kredsløbskortet, kan vi give den nødvendige vejledning til designet og vide, hvordan vi analyserer problemer, når de opstår. Nøjagtige estimater kræver softwareemulering.

konklusion:

1. Den kapacitive belastning under PCB -routing får signalet fra senderenden til at producere downrush, og signalet fra modtagerenden vil også producere downrush.

2. Kapacitansens tolerance er relateret til signalstigningstiden, jo hurtigere signalstigningstiden er, desto mindre er tolerancen for kapacitans.