많은 경우에, PCB 배선은 홀, 테스트 스폿 패드, 짧은 스텁 라인 등을 통과하게 되며, 모두 기생 커패시턴스를 가지므로 필연적으로 신호에 영향을 미칩니다. The influence of the capacitance on the signal should be analyzed from the transmitting end and the receiving end, and it has an effect on the starting point and the end point.

신호 송신기에 대한 영향을 보려면 먼저 클릭하십시오. 급격히 상승하는 스텝 신호가 커패시터에 도달하면 커패시터가 빠르게 충전됩니다. 충전 전류는 신호 전압이 얼마나 빨리 상승하는지와 관련이 있습니다. 충전 전류 공식은 I=C*dV/dt입니다. 커패시턴스가 높을수록 충전 전류가 높을수록 신호 상승 시간이 빠를수록 dt가 작아지고 충전 전류도 높아집니다.

신호의 반사는 신호가 감지하는 임피던스의 변화와 관련이 있다는 것을 알고 있으므로 분석을 위해 커패시턴스가 유발하는 임피던스의 변화를 살펴보겠습니다. 커패시터 충전의 초기 단계에서 임피던스는 다음과 같이 표현됩니다.

여기서 dV는 실제로 스텝 신호의 전압 변화이고, dt는 신호 상승 시간이며, 커패시턴스 임피던스 공식은 다음과 같습니다.

이 공식으로부터 우리는 매우 중요한 정보를 얻을 수 있는데, 콘덴서 양단의 초기단에 스텝 신호를 인가할 때 콘덴서의 임피던스는 신호 상승 시간 및 용량과 관련이 있습니다.

일반적으로 커패시터 충전의 초기 단계에서는 임피던스가 매우 작아 배선의 특성 임피던스보다 작습니다. 신호의 음의 반사는 커패시터에서 발생하고 음의 전압 신호는 원래 신호와 중첩되어 송신기에서 신호의 하향 추력 및 송신기에서 신호의 비단조를 초래합니다.

수신단의 경우 신호가 수신단에 도달한 후 양의 반사가 발생하고 반사된 신호가 커패시터 위치에 도달하여 이러한 종류의 음의 반사가 발생하고 수신단으로 다시 반사된 음의 반사 전압도 수신단에서 신호를 유발합니다. 다운러시를 생성하기 위해 종료합니다.

반사된 노이즈가 신호에 허용되는 전압 스윙의 5% 미만이 되기 위해서는 임피던스 변화가 10% 미만이어야 합니다. So what should the capacitance impedance be? 커패시턴스 임피던스는 병렬 임피던스이며 병렬 임피던스 공식과 반사 계수 공식을 사용하여 범위를 결정할 수 있습니다. For this parallel impedance, we want the capacitance impedance to be as large as possible. 커패시턴스 임피던스가 PCB 배선 특성 임피던스의 K 배라고 가정하면 커패시터에서 신호가 느끼는 임피던스는 병렬 임피던스 공식에 따라 얻을 수 있습니다.

That is, according to this ideal calculation, the impedance of the capacitor must be at least 9 times the characteristic impedance of the PCB. 실제로 커패시터가 충전됨에 따라 커패시터의 임피던스가 증가하고 항상 가장 낮은 임피던스를 유지하는 것은 아닙니다. 또한 각 장치는 임피던스를 증가시키는 기생 인덕턴스를 가질 수 있습니다. 따라서 이 XNUMX배 제한을 완화할 수 있습니다. In the following discussion, assume that the limit is 5 times.

임피던스 표시기를 사용하여 얼마나 많은 커패시턴스를 허용할 수 있는지 결정할 수 있습니다. 회로 기판의 50옴 특성 임피던스는 매우 일반적이므로 50옴을 사용하여 계산했습니다.

결론:

이 경우 신호 상승 시간이 1ns이면 커패시턴스는 4피코그램 미만입니다. Conversely, if the capacitance is 4 picograms, the signal rise time is 1ns at best. If the signal rise time is 0.5ns, this 4 picograms capacitance will cause problems.

여기서 계산은 커패시턴스의 영향을 설명하기 위한 것일 뿐이며 실제 회로는 매우 복잡하고 더 많은 요소를 고려해야 하므로 여기에서 계산이 정확한지는 실질적인 의미가 없습니다. The key is to understand how capacitance affects the signal through this calculation. 회로 기판에 대한 각 요소의 영향을 지각적으로 이해하면 설계에 필요한 지침을 제공하고 문제가 발생할 때 문제를 분석하는 방법을 알 수 있습니다. Accurate estimates require software emulation.

결론 :

1. The capacitive load during PCB routing causes the signal of transmitter end to produce downrush, and the signal of receiver end will also produce downrush.

2. The tolerance of capacitance is related to the signal rise time, the faster the signal rise time, the smaller the tolerance of capacitance.