अनेक प्रकरणांमध्ये, पीसीबी वायरिंग छिद्रांमधून जातील, चाचणी स्पॉट पॅड, शॉर्ट स्टब लाईन्स इत्यादी, या सर्वांमध्ये परजीवी कॅपेसिटन्स आहे, जे अपरिहार्यपणे सिग्नलवर परिणाम करेल. सिग्नलवरील कॅपेसिटन्सच्या प्रभावाचे विश्लेषण ट्रान्समिटिंग एंड आणि रिसीव्हिंग एंड पासून केले पाहिजे आणि त्याचा प्रारंभ बिंदू आणि शेवटच्या बिंदूवर परिणाम होतो.

सिग्नल ट्रान्समीटरवर होणारा परिणाम पाहण्यासाठी प्रथम क्लिक करा. जेव्हा वेगाने वाढणारा पायरीचा सिग्नल कॅपेसिटरपर्यंत पोहोचतो, तेव्हा कॅपेसिटर पटकन चार्ज होतो. चार्जिंग प्रवाह सिग्नल व्होल्टेज किती वेगाने वाढतो याशी संबंधित आहे. चार्जिंग चालू सूत्र आहे: I = C*dV/dt. कॅपेसिटन्स जितके जास्त असेल तितके जास्त चार्जिंग करंट, सिग्नल वाढण्याची वेळ जितकी वेगवान असेल तितकी लहान डीटी देखील चार्जिंग करंट जास्त करेल.

आम्हाला माहित आहे की सिग्नलचे प्रतिबिंब सिग्नल संवेदनांच्या प्रतिबाधाच्या बदलाशी संबंधित आहे, म्हणून विश्लेषणासाठी, कॅपेसिटन्समुळे होणाऱ्या प्रतिबाधामध्ये बदल पाहू. कॅपेसिटर चार्जिंगच्या सुरुवातीच्या टप्प्यावर, प्रतिबाधा खालीलप्रमाणे व्यक्त केली जाते:

येथे, डीव्ही प्रत्यक्षात स्टेप सिग्नलचा व्होल्टेज बदल आहे, डीटी सिग्नल वाढण्याची वेळ आहे आणि कॅपेसिटन्स प्रतिबाधा सूत्र बनते:

या सूत्रावरून, आम्ही एक अतिशय महत्वाची माहिती मिळवू शकतो, जेव्हा कॅपेसिटरच्या दोन्ही टोकांवर सुरुवातीच्या टप्प्यावर स्टेप सिग्नल लागू केला जातो, तेव्हा कॅपेसिटरची प्रतिबाधा सिग्नल वाढण्याची वेळ आणि त्याच्या कॅपेसिटन्सशी संबंधित असते.

सहसा कॅपेसिटर चार्जिंगच्या सुरुवातीच्या टप्प्यावर, प्रतिबाधा खूप लहान असते, वायरिंगच्या वैशिष्ट्यपूर्ण प्रतिबाधापेक्षा कमी. सिग्नलचे नकारात्मक प्रतिबिंब कॅपेसिटरवर उद्भवते, आणि नकारात्मक व्होल्टेज सिग्नल मूळ सिग्नलसह अतिप्रमाणित केले जाते, परिणामी ट्रान्समीटरवर सिग्नल कमी होतो आणि ट्रान्समीटरवर सिग्नलचा गैर-मोनोटोनिक होतो.

प्राप्त समाप्तीसाठी, सिग्नल प्राप्त होण्याच्या शेवटपर्यंत पोचल्यानंतर, सकारात्मक प्रतिबिंब येते, परावर्तित सिग्नल कॅपेसिटरच्या स्थानावर पोहोचते, अशा प्रकारचे नकारात्मक प्रतिबिंब उद्भवते, आणि प्राप्त झालेल्या टोकाला परत प्रतिबिंबित होणारे नकारात्मक प्रतिबिंब व्होल्टेज देखील प्राप्त होण्याच्या सिग्नलला कारणीभूत ठरते. डाउनस्ट्रश निर्माण करण्यासाठी समाप्त.

परावर्तित आवाज व्होल्टेज स्विंगच्या 5% पेक्षा कमी होण्यासाठी, जे सिग्नलसाठी सहन करण्यायोग्य आहे, प्रतिबाधा बदल 10% पेक्षा कमी असणे आवश्यक आहे. तर कॅपेसिटन्स प्रतिबाधा काय असावी? कॅपेसिटन्स प्रतिबाधा एक समांतर प्रतिबाधा आहे आणि त्याची श्रेणी निश्चित करण्यासाठी आपण समांतर प्रतिबाधा सूत्र आणि प्रतिबिंब गुणांक सूत्र वापरू शकतो. या समांतर प्रतिबाधासाठी, आम्हाला कॅपेसिटन्स प्रतिबाधा शक्य तितकी मोठी हवी आहे. कॅपेसिटन्स प्रतिबाधा हे पीसीबी वायरिंग वैशिष्ट्यपूर्ण प्रतिबाधाच्या के वेळा आहे असे गृहीत धरून, कॅपेसिटरवरील सिग्नलद्वारे जाणवलेली प्रतिबाधा समांतर प्रतिबाधा सूत्रानुसार मिळू शकते:

म्हणजेच, या आदर्श गणनेनुसार, कॅपेसिटरची प्रतिबाधा पीसीबीच्या वैशिष्ट्यपूर्ण प्रतिबाधाच्या किमान 9 पट असणे आवश्यक आहे. खरं तर, जसे कॅपेसिटर चार्ज केले जाते, कॅपेसिटरची प्रतिबाधा वाढते आणि नेहमीच सर्वात कमी प्रतिबाधा राहत नाही. याव्यतिरिक्त, प्रत्येक डिव्हाइसमध्ये परजीवी अधिष्ठापन असू शकते, जे प्रतिबाधा वाढवते. त्यामुळे ही नऊ पट मर्यादा शिथिल केली जाऊ शकते. खालील चर्चेत, मर्यादा 5 पट आहे असे समजा.

प्रतिबाधाच्या सूचकाने, आम्ही किती कॅपेसिटन्स सहन करू शकतो हे निर्धारित करू शकतो. सर्किट बोर्डवर 50 ohms वैशिष्ट्यपूर्ण प्रतिबाधा खूप सामान्य आहे, म्हणून मी त्याची गणना करण्यासाठी 50 ohms वापरले.

असा निष्कर्ष काढला जातो की:

या प्रकरणात, जर सिग्नल वाढण्याची वेळ 1ns असेल, तर कॅपेसिटन्स 4 पिकोग्रामपेक्षा कमी असेल. याउलट, जर कॅपेसिटन्स 4 पिकोग्राम असेल तर सिग्नल वाढण्याची वेळ 1ns आहे. जर सिग्नल वाढण्याची वेळ 0.5ns असेल, तर या 4 पिकोग्राम कॅपेसिटन्समुळे समस्या निर्माण होतील.

येथे गणना केवळ कॅपेसिटन्सच्या प्रभावाचे स्पष्टीकरण करण्यासाठी आहे, वास्तविक सर्किट खूप जटिल आहे, अधिक घटकांचा विचार करणे आवश्यक आहे, म्हणून येथे गणना अचूक आहे की नाही हे व्यावहारिक महत्त्व नाही. या गणनाद्वारे कॅपेसिटन्स सिग्नलवर कसा परिणाम करते हे समजून घेणे. एकदा सर्किट बोर्डवर प्रत्येक घटकाच्या प्रभावाची आम्हाला समज झाली की, आम्ही डिझाइनसाठी आवश्यक मार्गदर्शन देऊ शकतो आणि समस्या उद्भवतात तेव्हा त्यांचे विश्लेषण कसे करावे हे जाणून घेऊ शकतो. अचूक अंदाजासाठी सॉफ्टवेअर अनुकरण आवश्यक आहे.

निष्कर्ष:

1. पीसीबी रूटिंग दरम्यान कॅपेसिटिव्ह लोडमुळे ट्रान्समीटरच्या शेवटच्या सिग्नलमुळे डाउनस्ट्रश निर्माण होते आणि रिसीव्हर एंडच्या सिग्नलमुळे डाउनस्ट्रश देखील निर्माण होईल.

2. कॅपेसिटन्सची सहिष्णुता सिग्नल वाढण्याच्या वेळेशी संबंधित आहे, सिग्नल वाढण्याची वेळ जितकी वेगवान असेल, कॅपेसिटन्सची सहनशीलता लहान असेल.