Dalam banyak kasus, PCB kabel akan melewati lubang, bantalan titik uji, garis rintisan pendek, dll., yang semuanya memiliki kapasitansi parasit, yang pasti akan mempengaruhi sinyal. Pengaruh kapasitansi pada sinyal harus dianalisis dari ujung transmisi dan ujung penerima, dan itu berpengaruh pada titik awal dan titik akhir.

Klik pertama untuk melihat dampaknya pada pemancar sinyal. Ketika sinyal langkah naik dengan cepat mencapai kapasitor, kapasitor diisi dengan cepat. Arus pengisian terkait dengan seberapa cepat tegangan sinyal naik. Rumus arus pengisian adalah: I=C*dV/dt. Semakin tinggi kapasitansi, semakin tinggi arus pengisian, semakin cepat waktu naik sinyal, semakin kecil dt, juga membuat arus pengisian semakin tinggi.

Kita tahu bahwa pantulan sinyal terkait dengan perubahan impedansi yang dirasakan sinyal, jadi untuk analisis, mari kita lihat perubahan impedansi yang disebabkan oleh kapasitansi. Pada tahap awal pengisian kapasitor, impedansi dinyatakan sebagai:

Di sini, dV sebenarnya adalah perubahan tegangan sinyal langkah, dt adalah waktu naik sinyal, dan rumus impedansi kapasitansi menjadi:

Dari rumus ini, kita bisa mendapatkan informasi yang sangat penting, ketika sinyal langkah diterapkan ke tahap awal di kedua ujung kapasitor, impedansi kapasitor terkait dengan waktu naik sinyal dan kapasitansinya.

Biasanya pada tahap awal pengisian kapasitor, impedansinya sangat kecil, kurang dari impedansi karakteristik kabel. Pantulan negatif dari sinyal terjadi pada kapasitor, dan sinyal tegangan negatif ditumpangkan dengan sinyal asli, menghasilkan downthrust sinyal pada pemancar dan sinyal non-monotonik pada pemancar.

Untuk ujung penerima, setelah sinyal mencapai ujung penerima, terjadi pemantulan positif, sinyal pantul mencapai posisi kapasitor, pemantulan negatif semacam itu terjadi, dan tegangan pemantulan negatif yang dipantulkan kembali ke ujung penerima juga menyebabkan sinyal pada penerima. akhir untuk menghasilkan downrush.

Agar kebisingan yang dipantulkan menjadi kurang dari 5% dari ayunan tegangan, yang dapat ditoleransi untuk sinyal, perubahan impedansi harus kurang dari 10%. Jadi apa yang seharusnya menjadi impedansi kapasitansi? Impedansi kapasitansi adalah impedansi paralel, dan kita dapat menggunakan rumus impedansi paralel dan rumus koefisien refleksi untuk menentukan jangkauannya. Untuk impedansi paralel ini, kami ingin impedansi kapasitansi menjadi sebesar mungkin. Dengan asumsi bahwa impedansi kapasitansi adalah K kali impedansi karakteristik kabel PCB, impedansi yang dirasakan oleh sinyal pada kapasitor dapat diperoleh sesuai dengan rumus impedansi paralel:

Artinya, menurut perhitungan ideal ini, impedansi kapasitor harus setidaknya 9 kali impedansi karakteristik PCB. Faktanya, ketika kapasitor diisi, impedansi kapasitor meningkat dan tidak selalu tetap menjadi impedansi terendah. Selain itu, setiap perangkat dapat memiliki induktansi parasit, yang meningkatkan impedansi. Jadi batas sembilan kali lipat ini bisa dilonggarkan. Dalam pembahasan berikut, asumsikan limitnya adalah 5 kali.

Dengan indikator impedansi, kita dapat menentukan seberapa besar kapasitansi yang dapat ditoleransi. Impedansi karakteristik 50 ohm pada papan sirkuit sangat umum, jadi saya menggunakan 50 ohm untuk menghitungnya.

Disimpulkan bahwa:

Dalam hal ini, jika waktu naik sinyal adalah 1ns, kapasitansinya kurang dari 4 pikogram. Sebaliknya, jika kapasitansi adalah 4 pikogram, waktu naik sinyal paling baik adalah 1ns. Jika waktu naik sinyal 0.5ns, kapasitansi 4 pikogram ini akan menyebabkan masalah.

Perhitungan di sini hanya untuk menjelaskan pengaruh kapasitansi, rangkaian sebenarnya sangat kompleks, lebih banyak faktor perlu dipertimbangkan, jadi apakah perhitungan di sini akurat tidak signifikan secara praktis. Kuncinya adalah memahami bagaimana kapasitansi mempengaruhi sinyal melalui perhitungan ini. Setelah kami memiliki pemahaman persepsi tentang dampak setiap faktor pada papan sirkuit, kami dapat memberikan panduan yang diperlukan untuk desain dan mengetahui cara menganalisis masalah saat masalah itu terjadi. Perkiraan yang akurat memerlukan emulasi perangkat lunak.

Kesimpulan:

1. Beban kapasitif selama perutean PCB menyebabkan sinyal ujung pemancar menghasilkan downrush, dan sinyal ujung penerima juga akan menghasilkan downrush.

2. Toleransi kapasitansi terkait dengan waktu naik sinyal, semakin cepat waktu naik sinyal, semakin kecil toleransi kapasitansi.