V mnoha případech, PCB kabeláž projde otvory, testovacími místy, krátkými odbočkami atd., všechny mají parazitní kapacitu, což nevyhnutelně ovlivní signál. Vliv kapacity na signál by měl být analyzován z vysílacího konce a přijímacího konce a má vliv na počáteční bod a koncový bod.

Prvním kliknutím uvidíte dopad na vysílač signálu. Když se do kondenzátoru dostane rychle rostoucí signál kroku, kondenzátor se rychle nabije. Nabíjecí proud souvisí s tím, jak rychle stoupá napětí signálu. Vzorec nabíjecího proudu je: I = C*dV/dt. Čím vyšší je kapacita, tím vyšší je nabíjecí proud, tím rychlejší je doba náběhu signálu, čím menší je dt, tím vyšší je nabíjecí proud.

Víme, že odraz signálu souvisí se změnou impedance, kterou signál cítí, takže se pro analýzu podívejme na změnu impedance, kterou kapacita způsobuje. V počáteční fázi nabíjení kondenzátoru je impedance vyjádřena jako:

Zde je dV ve skutečnosti změna napětí krokového signálu, dt je doba náběhu signálu a vzorec kapacitní impedance se stává:

Z tohoto vzorce můžeme získat velmi důležitou informaci, když je krokový signál aplikován na počáteční stupeň na obou koncích kondenzátoru, impedance kondenzátoru souvisí s dobou náběhu signálu a jeho kapacitou.

Obvykle je v počáteční fázi nabíjení kondenzátoru impedance velmi malá, menší než charakteristická impedance vedení. K zápornému odrazu signálu dochází na kondenzátoru a záporný napěťový signál se překrývá s původním signálem, což má za následek zeslabení signálu ve vysílači a nemonotónnost signálu ve vysílači.

Pro přijímací konec, poté, co signál dosáhne přijímacího konce, dojde k pozitivnímu odrazu, odražený signál dosáhne polohy kondenzátoru, k tomuto druhu negativního odrazu dojde a negativní odrazové napětí odražené zpět na přijímací konec také způsobí signál na přijímacím konec generovat spěch.

Aby byl odražený šum menší než 5% výkyvu napětí, což je pro signál tolerovatelné, musí být změna impedance menší než 10%. Jaká by tedy měla být kapacitní impedance? Kapacitní impedance je paralelní impedance a pro určení jejího rozsahu můžeme použít vzorec paralelní impedance a vzorec koeficientu odrazu. Pro tuto paralelní impedanci chceme, aby kapacitní impedance byla co největší. Za předpokladu, že kapacitní impedance je K násobkem charakteristické impedance zapojení desky plošných spojů, lze impedanci pociťovanou signálem na kondenzátoru získat podle vzorce paralelní impedance:

To znamená, že podle tohoto ideálního výpočtu musí být impedance kondenzátoru nejméně 9krát větší než charakteristická impedance desky plošných spojů. Ve skutečnosti, když je kondenzátor nabitý, impedance kondenzátoru se zvyšuje a ne vždy zůstává nejnižší impedancí. Navíc každé zařízení může mít parazitní indukčnost, což zvyšuje impedanci. Tento devítinásobný limit lze tedy uvolnit. V následující diskusi předpokládejme, že limit je 5krát.

S indikátorem impedance můžeme určit, kolik kapacity lze tolerovat. Charakteristická impedance 50 ohmů na desce plošných spojů je velmi běžná, proto jsem pro její výpočet použil 50 ohmů.

Dochází k závěru, že:

V tomto případě, pokud je doba náběhu signálu 1ns, je kapacita menší než 4 pikogramy. Naopak, pokud je kapacita 4 pikogramy, doba náběhu signálu je v nejlepším případě 1ns. Pokud je doba náběhu signálu 0.5ns, způsobí tato 4 pikogramová kapacita problémy.

Výpočet zde má pouze vysvětlit vliv kapacity, skutečný obvod je velmi složitý, je třeba zvážit více faktorů, takže zda je výpočet zde přesný, nemá praktický význam. Klíčem je pochopit, jak kapacita ovlivňuje signál prostřednictvím tohoto výpočtu. Jakmile porozumíme dopadu každého faktoru na desku plošných spojů, můžeme poskytnout potřebné pokyny pro návrh a vědět, jak analyzovat problémy, když nastanou. Přesné odhady vyžadují emulaci softwaru.

Závěr:

1. Kapacitní zátěž během směrování desky plošných spojů způsobí, že signál konce vysílače způsobí pokles a signál konce přijímače také způsobí pokles.

2. Tolerance kapacity souvisí s dobou náběhu signálu, čím rychlejší je doba náběhu signálu, tím menší je tolerance kapacity.