Een Basiese konsep van perforasie

Deurgat (VIA) is ‘n belangrike deel van Meerlaag PCB, en die koste van die boor van gate is gewoonlik 30% tot 40% van die koste vir die maak van PCB -plate. Eenvoudig gestel, elke gat op ‘n PCB kan ‘n deurgat genoem word. Wat die funksie betref, kan die gat in twee kategorieë verdeel word: een word gebruik vir die elektriese verbinding tussen lae; Die ander een word gebruik vir die bevestiging of posisionering van toestelle. Wat die proses betref, word hierdie deurgate gewoonlik in drie kategorieë verdeel, naamlik blind via, begrawe via en via. Blinde gate is op die boonste en onderste oppervlaktes van die PRINTED printplaat geleë en het ‘n sekere diepte om die oppervlakbaan aan die binnekring hieronder te koppel. Die diepte van die gate oorskry gewoonlik nie ‘n sekere verhouding nie (diafragma). Begrawe gate is verbindingsgate in die binneste laag van die printplaat wat nie tot op die oppervlak van die printplaat strek nie. Die twee soorte gate is geleë in die binneste laag van die printplaat, wat voltooi word deur die deurvormingsproses voor die laminaat, en verskeie binne-lae kan tydens die vorming van die deurgat oorvleuel. Die derde tipe, genaamd deurgate, loop deur die hele printplaat en kan gebruik word vir interne verbindings of as monteer- en opsporingsgate vir komponente. Omdat die deurgat makliker in die proses geïmplementeer kan word, is die koste laer, dus word die meeste gedrukte stroombane gebruik, eerder as die ander twee soorte deurgate. Die volgende deurlopende gate, sonder spesiale verduideliking, word as deurlopende gate beskou.

PCB deur die basiese konsep en inleiding deur die gat metode

Vanuit ‘n ontwerpoogpunt bestaan ​​’n deurgat hoofsaaklik uit twee dele, die een is die boorgat in die middel en die ander is die oppervlak rondom die boorgat. Die grootte van hierdie twee dele bepaal die grootte van die deurgat. Uiteraard wil die ontwerper in die ontwerp van hoëspoed- en hoëdigtheidskortborde altyd die gat so klein as moontlik hê; hierdie monster kan meer bedradingruimte laat, en hoe kleiner die gat, sy eie parasitiese kapasitansie is kleiner, meer geskik vir hoëspoedkringe. Maar die vermindering van die gatgrootte bring terselfdertyd die kosteverhoging mee, en die grootte van die gat kan nie sonder beperking verminder word nie, dit word beperk deur boor (boor) en platering (platering) en ander tegnologie: hoe kleiner die gat, die langer die tyd wat dit neem om te boor, hoe makliker is dit om van die middelposisie af te wyk; As die diepte van die gat meer as 6 keer die deursnee van die gat is, is dit onmoontlik om die eenvormige koperplaat van die gatwand te waarborg. Byvoorbeeld, as die dikte (deur-gat diepte) van ‘n normale 6-laag PCB bord 50Mil is, dan is die minimum gat deursnee wat PCB vervaardigers kan verskaf 8Mil. Met die ontwikkeling van laserboortegnologie kan die grootte van boor ook kleiner en kleiner wees. Oor die algemeen is die deursnee van die gat minder as of gelyk aan 6Mils, ons noem dit mikrogat. Mikrogate word dikwels gebruik in HDI (hoëdigtheid Interconnect structure) ontwerp. Mikrogattegnologie laat toe dat die gaatjie direk op die pad getref word (VIA-in-pad), wat stroombaanwerkverrigting aansienlik verbeter en bedradingspasie bespaar.

Die deurgat op die transmissielyn is ‘n breekpunt van impedansiediskontinuïteit, wat die refleksie van die sein sal veroorsaak. Oor die algemeen is die ekwivalente impedansie van die deurgat ongeveer 12% laer as dié van die transmissielyn. Byvoorbeeld, die impedansie van die 50 ohm transmissielyn sal met 6 ohm afneem wanneer dit deur die deurgat gaan (die spesifieke hou ook verband met die grootte van die deurgat en die plaatdikte, maar nie ‘n absolute afname nie). Die weerkaatsing wat veroorsaak word deur die diskontinuïteit van impedansie deur die gat is egter eintlik baie klein, en die refleksie-koëffisiënt daarvan is slegs: (44-50)/(44+50) = 0.06. Die probleme wat die gat veroorsaak, is meer gefokus op die invloed van parasitiese kapasitansie en induktansie.

Parasitiese kapasitansie en induktansie deur die gat

Die parasitiese verdwaalde kapasitansie bestaan ​​in die gat self. As die deursnee van die sweisweerstandsone van die gat op die lêlaag D2 is, is die deursnee van die sweisblok D1, die dikte van die PCB-bord is T, en die diëlektriese konstante van die substraat is ε, die parasitiese kapasitansie van die gat is ongeveer C = 1.41εTD1/ (D2-D1).

Die belangrikste effek van parasitiese kapasitansie op die stroombaan is om die seinstygtyd te verleng en die kringspoed te verminder. Byvoorbeeld, vir ‘n PCB-bord met ‘n dikte van 50Mil, as die deursnee van die deurgatblokkie 20Mil is (die deursnee van die boorgat is 10Mils) en die deursnee van die soldeerblok is 40Mil, kan ons die parasitiese kapasitansie van die deurgat deur die formule hierbo: C=1.41×4.4×0.050×0.020/ (0.040-0.020) =0.31pF die stygtydverandering veroorsaak deur kapasitansie is rofweg soos volg: T10-90 = 2.2c (Z0/2) = 2.2 × 0.31x (50/2) = 17.05ps Uit hierdie waardes kan gesien word dat alhoewel die effek van stygende vertraging en vertraging veroorsaak deur parasitiese kapasitansie van ‘n enkele deur- gat is nie baie voor die hand liggend nie, as die deur-gat gebruik word vir die wisseling tussen lae vir verskeie kere, sal veelvuldige deur-gate gebruik word. Wees versigtig in jou ontwerp. In die praktiese ontwerp kan parasitiese kapasitansie verminder word deur die afstand tussen die gat en die koperleggingsone (anti-pad) te vergroot of deur die deursnee van die kussing te verminder. In die ontwerp van hoëspoed digitale stroombaan is die parasitiese induktansie van die deurgat meer skadelik as dié van die parasitiese kapasitansie. Die induktansie van die parasitiese reeks sal die bydrae van omseilkapasiteit verswak en die filtereffektiwiteit van die hele kragstelsel verminder. Ons kan eenvoudig die parasitiese induktansie van ‘n deurgatbenadering bereken deur die volgende empiriese formule te gebruik: L=5.08h [ln (4h/d) +1]

Waar L na die induktansie van die gat verwys, is H die lengte van die gat, en D is die deursnee van die sentrale gat. Uit die vergelyking kan gesien word dat die diameter van die gat min invloed op die induktansie het, terwyl die lengte van die gat die grootste invloed op die induktansie het. Deur steeds die bogenoemde voorbeeld te gebruik, kan die induktansie uit die gat bereken word as:

L=5.08×0.050 [ln (4×0.050/0.010) +1] = 1.015nh As die seinstygtyd 1ns is, dan is die ekwivalente impedansiegrootte: XL=πL/T10-90=3.19 ω. Hierdie impedansie kan nie geïgnoreer word in die teenwoordigheid van ‘n hoë frekwensie stroom nie. In die besonder moet die bypass -kondensator deur twee gate gaan om die toevoerlaag met die formasie te verbind, wat die parasitiese induktansie van die gat verdubbel.

Drie, hoe om die gat te gebruik

Deur bogenoemde ontleding van die parasitiese kenmerke van die deurgate, kan ons sien dat in hoëspoed PCB-ontwerp, die oënskynlik eenvoudige deurgate dikwels groot negatiewe effekte op die stroombaanontwerp bring. In order to reduce the adverse effects of the parasitic effect of the hole, we can try to do as follows in the design:

1. Met inagneming van die koste en seinkwaliteit, word ‘n redelike gatgrootte gekies. If necessary, consider using different sizes of holes. For example, for power or ground cables, consider using larger sizes to reduce impedance, and for signal wiring, use smaller holes. Of course, as the hole size decreases, the corresponding cost will increase.

2. Die twee formules wat hierbo bespreek is, toon dat die gebruik van dunner PCB-borde help om die twee parasitiese parameters van die perforasies te verminder.

3. Die seinbedrading op die PCB-bord moet nie so ver as moontlik lae verander nie, dit wil sê, moenie so ver moontlik onnodige gate gebruik nie.

4. Die penne van die kragtoevoer en die grond moet in die naaste gat geboor word, en die lood tussen die gat en die penne moet so kort as moontlik wees. Veelvuldige deurgate kan parallel oorweeg word om ekwivalente induktansie te verminder.

5. Sommige grondgate word naby die gate van seinlaag geplaas om die naaste lus vir die sein te verskaf. U kan selfs baie ekstra grondgate op die printplaat plaas. U moet natuurlik buigsaam wees in u ontwerp. Die bogenoemde gatmodel is ‘n situasie waarin daar pads in elke laag is. Soms kan ons pads in sommige lae verminder of selfs verwyder. Veral in die geval dat die gat digtheid baie groot is, kan dit lei tot die vorming van ‘n afgesnyde kring in die koperlaag, om so ‘n probleem op te los, behalwe om die plek van die gat te beweeg, kan ons ook die gat oorweeg in die koperlaag om die grootte van die kussing te verminder.

6. Vir hoëspoed-PCB-borde met hoër digtheid kan mikrogate oorweeg word.