Một Khái niệm cơ bản về thủng

Thông qua lỗ (VIA) là một phần quan trọng của PCB đa lớp, và chi phí khoan lỗ thường chiếm từ 30% đến 40% chi phí chế tạo bảng mạch PCB. Nói một cách đơn giản, mọi lỗ trên PCB có thể được gọi là lỗ thông. Về chức năng, lỗ khoét có thể được chia thành hai loại: một loại dùng để nối điện giữa các lớp; Loại còn lại được sử dụng để cố định hoặc định vị thiết bị. Về quy trình, các lỗ xuyên này thường được chia thành ba loại, cụ thể là mù qua, chôn qua và xuyên qua. Các lỗ mù nằm trên bề mặt trên và dưới của bảng mạch INOX và có độ sâu nhất định để kết nối mạch bề mặt với mạch bên dưới. Chiều sâu của các lỗ thường không vượt quá một tỷ lệ nhất định (khẩu độ). Lỗ chôn là các lỗ kết nối ở lớp trong của bảng mạch in không mở rộng ra bề mặt của bảng mạch in. Hai loại lỗ nằm ở lớp bên trong của bảng mạch, được hoàn thành bằng quá trình đúc lỗ trước khi cán và một số lớp bên trong có thể được chồng lên nhau trong quá trình hình thành lỗ xuyên. Loại thứ ba, được gọi là lỗ xuyên, chạy qua toàn bộ bảng mạch và có thể được sử dụng cho các kết nối nội bộ hoặc làm lỗ gắn và định vị cho các linh kiện. Bởi vì lỗ xuyên dễ thực hiện hơn trong quá trình này, chi phí thấp hơn, vì vậy hầu hết các bảng mạch in được sử dụng nó, thay vì hai loại lỗ xuyên kia. Các lỗ thông sau đây, không có giải thích đặc biệt, sẽ được coi là xuyên lỗ.

Khái niệm cơ bản về PCB thông qua lỗ và thông qua giới thiệu phương pháp lỗ

Theo quan điểm thiết kế, một lỗ xuyên chủ yếu bao gồm hai phần, một là lỗ khoan ở giữa, hai là vùng đệm xung quanh lỗ khoan. Kích thước của hai bộ phận này quyết định kích thước của lỗ xuyên qua. Rõ ràng, trong thiết kế PCB mật độ cao, tốc độ cao, người thiết kế luôn muốn lỗ càng nhỏ càng tốt, mẫu này có thể để lại nhiều không gian đi dây hơn, ngoài ra, lỗ càng nhỏ thì điện dung ký sinh của chính nó càng nhỏ, nhiều thích hợp cho mạch tốc độ cao. Nhưng việc giảm kích thước lỗ đồng thời làm tăng chi phí, và kích thước lỗ không thể giảm mà không bị giới hạn, nó bị giới hạn bởi khoan (khoan) và mạ (mạ) và công nghệ khác: lỗ càng nhỏ, thời gian khoan càng lâu, càng dễ lệch khỏi vị trí tâm; Khi độ sâu của lỗ lớn hơn 6 lần đường kính của lỗ thì không thể đảm bảo lớp mạ đồng đều của thành lỗ. Ví dụ, nếu độ dày (độ sâu lỗ) của bảng mạch PCB 6 lớp thông thường là 50 triệu, thì đường kính lỗ tối thiểu mà nhà sản xuất PCB có thể cung cấp là 8 triệu. Với sự phát triển của công nghệ khoan laser, kích thước cần khoan cũng ngày càng nhỏ hơn. Nói chung, đường kính của lỗ nhỏ hơn hoặc bằng 6Mils, chúng tôi gọi là lỗ siêu nhỏ. Các lỗ nhỏ thường được sử dụng trong thiết kế HDI (cấu trúc kết nối mật độ cao). Công nghệ lỗ siêu nhỏ cho phép lỗ được chạm trực tiếp vào tấm đệm (VIA-in-pad), giúp cải thiện đáng kể hiệu suất mạch và tiết kiệm không gian đi dây.

Lỗ xuyên trên đường truyền là điểm ngắt của sự gián đoạn trở kháng, điều này sẽ gây ra sự phản xạ của tín hiệu. Nói chung, trở kháng tương đương của lỗ xuyên thấp hơn khoảng 12% so với trở kháng của đường truyền. Ví dụ, trở kháng của đường truyền 50ohm sẽ giảm 6 ohm khi nó đi qua lỗ xuyên (cụ thể cũng liên quan đến kích thước của lỗ xuyên và độ dày tấm, nhưng không giảm tuyệt đối). Tuy nhiên, sự phản xạ gây ra bởi sự gián đoạn của trở kháng qua lỗ thực sự rất nhỏ, và hệ số phản xạ của nó chỉ là: (44-50) / (44 + 50) = 0.06. Các vấn đề gây ra bởi lỗ trống tập trung nhiều hơn vào ảnh hưởng của điện dung ký sinh và độ tự cảm.

Ký sinh điện dung và độ tự cảm qua lỗ

Điện dung đi lạc ký sinh tồn tại trong chính lỗ trống. Nếu đường kính của vùng điện trở hàn của lỗ trên lớp đặt là D2, đường kính của miếng hàn là D1, độ dày của bảng PCB là T và hằng số điện môi của chất nền là ε, thì điện dung ký sinh của lỗ có khoảng C = 1.41εTD1 / (D2-D1).

Tác dụng chính của điện dung ký sinh trên mạch là kéo dài thời gian tăng tín hiệu và giảm tốc độ mạch. Ví dụ, đối với bảng mạch PCB có độ dày 50Mil, nếu đường kính của tấm đệm xuyên lỗ là 20Mil (đường kính của lỗ khoan là 10Mil) và đường kính của khối hàn là 40Mil, chúng ta có thể ước tính điện dung ký sinh của lỗ xuyên qua công thức trên: C = 1.41 × 4.4 × 0.050 × 0.020 / (0.040-0.020) = 0.31pF sự thay đổi thời gian tăng do điện dung gần như như sau: T10-90 = 2.2c (Z0 / 2) = 2.2 × 0.31x (50/2) = 17.05ps Từ các giá trị này, có thể thấy rằng mặc dù ảnh hưởng của việc tăng độ trễ và làm chậm gây ra bởi điện dung ký sinh của một thông qua- lỗ không rõ ràng lắm, nếu lỗ xuyên được sử dụng để chuyển đổi giữa các lớp nhiều lần, thì nhiều lỗ xuyên sẽ được sử dụng. Hãy cẩn thận trong thiết kế của bạn. Trong thiết kế thực tế, điện dung ký sinh có thể được giảm bớt bằng cách tăng khoảng cách giữa lỗ và vùng đặt đồng (miếng chống) hoặc bằng cách giảm đường kính của miếng đệm. Trong thiết kế mạch kỹ thuật số tốc độ cao, điện cảm ký sinh của lỗ xuyên có hại hơn điện dung ký sinh. Điện cảm chuỗi ký sinh của nó sẽ làm suy yếu sự đóng góp của điện dung bỏ qua và làm giảm hiệu quả lọc của toàn bộ hệ thống điện. Chúng ta có thể đơn giản tính toán độ tự cảm ký sinh của xấp xỉ lỗ xuyên qua công thức thực nghiệm sau: L = 5.08h [ln (4h / d) +1]

Trong đó L là độ tự cảm của lỗ, H là chiều dài của lỗ và D là đường kính của lỗ trung tâm. Từ phương trình có thể thấy rằng đường kính của lỗ có ảnh hưởng nhỏ đến độ tự cảm, trong khi chiều dài của lỗ có ảnh hưởng lớn nhất đến độ tự cảm. Vẫn sử dụng ví dụ trên, điện cảm ra khỏi lỗ có thể được tính như sau:

L = 5.08 × 0.050 [ln (4 × 0.050 / 0.010) +1] = 1.015nh Nếu thời gian tăng tín hiệu là 1ns, thì kích thước trở kháng tương đương là: XL = πL / T10-90 = 3.19 ω. Không thể bỏ qua trở kháng này khi có dòng điện tần số cao. Đặc biệt, tụ điện bỏ qua phải đi qua hai lỗ để kết nối lớp cung cấp với sự hình thành, do đó tăng gấp đôi độ tự cảm ký sinh của lỗ.

Ba, làm thế nào để sử dụng lỗ

Qua phân tích ở trên về đặc điểm ký sinh của các lỗ xuyên, chúng ta có thể thấy rằng trong thiết kế PCB tốc độ cao, các lỗ xuyên có vẻ đơn giản thường mang lại những tác động tiêu cực lớn đến thiết kế mạch. Để giảm tác động xấu của tác động ký sinh của lỗ, chúng ta có thể thử làm như sau trong thiết kế:

1. Xem xét chi phí và chất lượng tín hiệu, một kích thước lỗ hợp lý được lựa chọn. Nếu cần, hãy xem xét sử dụng các kích thước lỗ khác nhau. Ví dụ, đối với cáp nguồn hoặc cáp nối đất, hãy xem xét sử dụng kích thước lớn hơn để giảm trở kháng, và đối với dây tín hiệu, hãy sử dụng lỗ nhỏ hơn. Tất nhiên, khi kích thước lỗ giảm, chi phí tương ứng sẽ tăng lên.

2. Hai công thức được thảo luận ở trên cho thấy rằng việc sử dụng bảng mạch PCB mỏng hơn giúp giảm hai thông số ký sinh của các lỗ.

3. Dây tín hiệu trên bảng mạch PCB không nên thay đổi các lớp càng xa càng tốt, nghĩa là không sử dụng các lỗ không cần thiết càng xa càng tốt.

4. Các chân của nguồn điện và đất phải được khoan trong lỗ gần nhất, và dây dẫn giữa lỗ và các chân phải càng ngắn càng tốt. Nhiều lỗ xuyên có thể được coi là song song để giảm điện cảm tương đương.

5. Một số lỗ tiếp đất được đặt gần các lỗ của phân lớp tín hiệu để cung cấp vòng lặp gần nhất cho tín hiệu. Bạn thậm chí có thể đặt thêm rất nhiều lỗ tiếp đất trên PCB. Tất nhiên, bạn cần phải linh hoạt trong thiết kế của mình. Mô hình xuyên lỗ được thảo luận ở trên là một tình huống có các miếng đệm trong mỗi lớp. Đôi khi, chúng ta có thể giảm hoặc thậm chí loại bỏ các miếng đệm trong một số lớp. Đặc biệt trong trường hợp mật độ lỗ rất lớn có thể dẫn đến hình thành rãnh cắt đứt mạch trong lớp đồng, để giải quyết vấn đề đó ngoài việc di chuyển vị trí lỗ ta còn có thể tính đến lỗ trong lớp đồng để giảm kích thước của miếng đệm.

6. Đối với bảng mạch PCB tốc độ cao với mật độ cao hơn, có thể xem xét các lỗ siêu nhỏ.