One Basiskonzept vun der Perforatioun

Duerch Loch (VIA) ass e wichtege Bestanddeel vun Multilayer PCB, an d’Käschte fir Buerlächer stellen normalerweis 30% bis 40% vun de Käschte vum PCB Board aus. Einfach gesot, all Lach op engem PCB kann e Pass Lach genannt ginn. Wat d’Funktioun ugeet, kann d’Lach an zwou Kategorien opgedeelt ginn: een gëtt fir d’elektresch Verbindung tëscht Schichten benotzt; Déi aner gëtt fir Apparat Fixatioun oder Positionéierung benotzt. Am Sënn vum Prozess sinn dës Duerchgäng allgemeng an dräi Kategorien opgedeelt, nämlech blann iwwer, begruewen iwwer an duerch. Blind Lächer sinn op uewen an ënnen Uewerfläche vum PRINTED Circuit Board an hunn eng gewësse Tiefe fir den Uewerflächekrees mam bannenzege Circuit drënner ze verbannen. D’Tiefe vun de Lächer iwwerschreift normalerweis net e gewësse Verhältnis (Blend). Begruewe Lächer si Verbindungslächer an der bannenzeger Schicht vum gedréckte Circuit Board, déi sech net op d’Uewerfläch vum gedréckte Circuit Board verlängeren. Déi zwou Aarte vu Lächer sinn an der bannenzeger Schicht vum Circuit Board lokaliséiert, déi duerch den Duerchmiesser-Lousprozess virum Lamination fäerdeg ass, a verschidde bannenzeg Schichten kënne wärend der Bildung vum Duerchmiesser iwwerlappt ginn. Déi drëtt Aart, genannt Duerch Lächer, leeft duerch de ganze Circuit Board a ka benotzt ginn fir intern Verbindungen oder als Montage a Lokaliséierungslächer fir Komponenten. Well d’Duerchgoss méi einfach am Prozess ëmzesetzen ass, sinn d’Käschte méi niddereg, sou datt déi meescht gedréckte Circuitboards et benotzt ginn, anstatt déi aner zwou Aarte vu Lach. Déi folgend duerch Lächer, ouni speziell Erklärung, ginn als duerch Lächer ugesinn.

PCB duerch Lach Basiskonzept an duerch Lach Method Aféierung

Aus engem Design Siicht ass en Duerchgank-Lach haaptsächlech aus zwee Deeler zesummegesat, dat eent ass d’Buerlach an der Mëtt, an dat anert ass d’Padgebitt ronderëm d’Buergat. D’Gréisst vun dësen zwee Deeler bestëmmt d’Gréisst vum Duerchmiesser. Selbstverständlech, am Design vu Héichgeschwindegkeet, Héichdicht PCB, wëll den Designer ëmmer d’Lach sou kleng wéi méiglech, dës Probe kann méi Kabelfläch hannerloossen, zousätzlech, wat méi kleng d’Lach ass, seng eege parasitär Kapazitanz ass méi kleng, méi gëeegent fir Héichgeschwindegkeet Circuit. Awer d’Lachgréisst Reduktioun zur selwechter Zäit bréngt d’Käschtehéigung, an d’Gréisst vum Lach kann net ouni Limit reduzéiert ginn, et gëtt limitéiert duerch Buer (Bohr) a Plätterung (Plating) an aner Technologie: wat méi kleng d’Lach ass, de méi laang d’Zäit et hëlt fir ze boren, wat et méi einfach ass vun der Mëttelpositioun ofzeginn; Wann d’Tiefe vum Lach méi wéi 6 Mol den Duerchmiesser vum Lach ass, ass et onméiglech déi eenheetlech Kupferplackéierung vun der Lachmauer ze garantéieren. Zum Beispill, wann d’Dicke (duerch Loch Tiefe) vun engem normale 6-Schicht PCB Board 50Mil ass, dann ass de minimale Lachduerchmiesser deen PCB Hiersteller kënne liwweren 8Mil. Mat der Entwécklung vun der Laserbohrtechnologie kann d’Gréisst vum Buer och méi kleng a méi kleng sinn. Allgemeng ass den Duerchmiesser vum Lach manner wéi oder gläich wéi 6Mils, mir nennen et Mikro Lach. Mikroholes ginn dacks am HDI (High Density Interconnect Struktur) Design benotzt. D’Microhole Technologie erlaabt d’Lach direkt op de Pad (VIA-in-Pad) ze schloen, wat d’Kretzleistung staark verbessert an de Kabelraum spuert.

D’Duerchloch op der Iwwerdroungslinn ass e Pauspunkt vun der Impedanzdiskontinuitéit, wat d’Reflexioun vum Signal verursaacht. Generell ass d’Äquivalent Impedanz vum Duerchmiesser ongeféier 12% méi niddereg wéi déi vun der Iwwerdroungslinn. Zum Beispill wäert d’Impedanz vun der 50ohm Transmissiounslinn ëm 6 Ohm erofgoen wann se duerch d’Duerchloch passéiert (déi spezifesch ass och mat der Gréisst vum Duerchlaf an der Plackdicke verbonnen, awer net eng absolut Ofsenkung). Wéi och ëmmer, d’Reflexioun verursaacht duerch d’Diskontinuitéit vun der Impedanz duerch d’Lach ass tatsächlech ganz kleng, a säi Reflexiounskoeffizient ass nëmmen:(44-50)/(44+50) =0.06. D’Problemer, déi duerch d’Lach verursaacht ginn, konzentréiere sech méi op den Afloss vun der parasitärer Kapazitéit an der Induktioun.

Parasitic capacitance an inductance duerch d’Lach

D’parasitesch Sträif Kapazitéit existéiert am Lach selwer. Wann den Duerchmiesser vun der Schweißbeständegkeet Zone vum Lach op der Layer Schicht D2 ass, den Duerchmiesser vum Schweißpad ass D1, d’Dicke vum PCB Board ass T, an déi dielektresch Konstant vum Substrat ass ε, déi parasitär Kapazitanz vun d’Lach ass ongeféier C=1.41εTD1/ (D2-D1).

Den Haapteffekt vun der parasitärer Kapazitanz um Circuit ass d’Signal eropgaang Zäit ze verlängeren an d’Circuitgeschwindegkeet ze reduzéieren. Zum Beispill, fir e PCB Board mat enger Dicke vu 50Mil, wann den Duerchmiesser vum Duerchmiesser Pad 20Mil ass (den Duerchmiesser vun der Borehole ass 10Mils) an den Duerchmiesser vum Lötblock ass 40Mil, kënne mir d’parasitär Kapazitéit vun ongeféier. d’Duerchloch mat der Formel uewendriwwer: C = 1.41 × 4.4 × 0.050 × 0.020/ (0.040-0.020) = 0.31pF D’Erhéijungzäit Ännerung verursaacht duerch Kapazitanz ass ongeféier wéi follegt: T10-90 = 2.2c (Z0 / 2) = 2.2 × 0.31x (50/2) = 17.05ps Vun dëse Wäerter, kann et gesi ginn, datt obwuel den Effet vun Rising Verspéidung a Ralentissement vun parasitic capacitance vun engem eenzege duerch- Lach ass net ganz offensichtlech, wann d’Duerchloch benotzt gëtt fir e puer Mol tëscht Schichten ze wiesselen, gi verschidde duerch Lächer benotzt. Sief virsiichteg an Ärem Design. Am prakteschen Design kann d’parasitär Kapazitéit reduzéiert ginn andeems d’Distanz tëscht dem Lach an der Kupferlegungszone (Anti-Pad) erhéicht gëtt oder duerch d’Reduktioun vum Duerchmiesser vum Pad. Am Design vum High-Speed-Digital Circuit ass d’parasitesch Induktioun vum Duerchgangsloch méi schiedlech wéi déi vun der parasitärer Kapazitéit. Seng parasitesch Serie Induktanz wäert de Bäitrag vun der Contournementskapazitanz schwächen an d’Filtereffizienz vum ganze Stroumsystem reduzéieren. Mir kënnen einfach d’parasitesch Induktioun vun enger Duerchloch Approximatioun mat der folgender empirescher Formel berechnen: L=5.08h [ln (4h/d) +1]

Wou L op d’Induktioun vum Lach bezitt, H ass d’Längt vum Lach, an D ass den Duerchmiesser vum zentrale Lach. Et kann aus der Equatioun gesi ginn datt den Duerchmiesser vum Lach wéineg Afloss op d’Induktanz huet, während d’Längt vum Lach de gréissten Afloss op d’Induktanz huet. Nach ëmmer mam uewe genannte Beispill benotzt, kann d’Induktioun aus dem Lach berechent ginn wéi:

L=5.08×0.050 [ln (4×0.050/0.010) +1] = 1.015nh Wann d’Signalerhéijungszäit 1ns ass, dann ass déi gläichwäerteg Impedanzgréisst: XL=πL/T10-90=3.19 ω. Dës Impedanz kann net ignoréiert ginn a Präsenz vun Héichfrequenzstroum. Besonnesch de Contournementskondensator muss duerch zwee Lächer passéieren fir d’Versuergungsschicht mat der Formatioun ze verbannen, sou datt d’parasitesch Induktanz vum Lach verduebelt gëtt.

Dräi, wéi d’Lach ze benotzen

Duerch déi uewe genannten Analyse vun de parasitäre Charakteristike vun den Duerchgäng, kënne mir gesinn datt am Héichgeschwindegkeet PCB Design déi anscheinend einfach Duerchgäng dacks grouss negativ Auswierkunge fir de Circuitdesign bréngen. Fir déi negativ Auswierkunge vum parasitären Effekt vum Lach ze reduzéieren, kënne mir probéieren wéi follegt am Design ze maachen:

1. Bedenkt d’Käschte an d’Signalqualitéit, gëtt eng raisonnabel Lachgréisst gewielt. Wann néideg, betruecht d’Benotzung vu verschiddene Gréisste vu Lächer. Zum Beispill, fir Stroum- oder Buedemkabel, betruecht méi grouss Gréissten ze benotzen fir d’Impedanz ze reduzéieren, a fir Signalverdrahtung benotzt méi kleng Lächer. Natierlech, wéi d’Lachgréisst erofgeet, ginn déi entspriechend Käschten erop.

2. Déi zwou Formelen uewen diskutéiert weisen, datt d’Benotzung vun méi dënn PCB Brieder hëlleft déi zwee parasitic Parameteren vun der perforations ze reduzéieren.

3. D’Signalverdrahtung op der PCB Board soll d’Schichten net sou wäit wéi méiglech änneren, dat heescht, net onnéideg Lächer sou wäit wéi méiglech benotzen.

4. D’Pins vun der Energieversuergung an dem Buedem sollen an dat nootste Lach gebuert ginn, an d’Leedung tëscht dem Lach an de Pins sollt sou kuerz wéi méiglech sinn. Multiple duerch-Lächer kënne parallel considéréiert ginn fir gläichwäerteg Induktioun ze reduzéieren.

5. E puer Buedem Lächer ginn no bei de Lächer vun der Signalschicht plazéiert fir déi nootste Loop fir d’Signal ze bidden. Dir kënnt souguer vill extra Buedemlächer op der PCB leeën. Natierlech musst Dir flexibel an Ärem Design sinn. Den Duerchgängsmodell uewen diskutéiert ass eng Situatioun wou et Pads an all Schicht sinn. Heiansdo kënne mir Pads an e puer Schichten reduzéieren oder souguer ewechhuelen. Besonnesch am Fall vun der Lachdicht ass ganz grouss, et kann zu der Bildung vun enger ofgeschniddene Circuit Groove an der Kupfer Schicht féieren, fir sou e Problem ze léisen zousätzlech fir d’Location vum Lach ze beweegen, mir kënnen d’Lach och berücksichtegen an der Kupfer Schicht fir d’Gréisst vum Pad ze reduzéieren.

6. Fir Héichgeschwindegkeet PCB Boards mat méi héijer Dicht kënne Mikro Lächer berécksiichtegt ginn.