한 천공의 기본 개념

관통 구멍(VIA)은 다층 PCB, 드릴링 구멍 비용은 일반적으로 PCB 보드 제작 비용의 30 % ~ 40 %를 차지합니다. 간단히 말해서 PCB의 모든 구멍을 통과 구멍이라고 할 수 있습니다. 기능면에서 구멍은 두 가지 범주로 나눌 수 있습니다. 하나는 레이어 간의 전기적 연결에 사용됩니다. 다른 하나는 장치 고정 또는 위치 지정에 사용됩니다. 프로세스 측면에서 이러한 스루홀은 일반적으로 블라인드 비아, 매립 비아 및 스루 비아의 세 가지 범주로 나뉩니다. Blind hole은 PRINTED 회로기판의 상면과 하면에 위치하며, 표면회로와 아래의 내부회로를 연결하기 위한 일정한 깊이를 가지고 있습니다. 구멍의 깊이는 일반적으로 특정 비율(조리개)을 초과하지 않습니다. 매설 홀은 인쇄 회로 기판의 표면까지 확장되지 않는 인쇄 회로 기판의 내부 층에 있는 연결 구멍입니다. 두 종류의 홀은 적층 전 스루홀 몰딩 공정을 거쳐 완성되는 회로기판의 내부층에 위치하며, 관통홀 형성 과정에서 여러 개의 내부층이 겹칠 수 있다. 관통 구멍이라고 하는 세 번째 유형은 전체 회로 기판을 관통하며 내부 상호 연결에 사용하거나 구성 요소의 장착 및 위치 지정 구멍으로 사용할 수 있습니다. 쓰루홀은 공정에서 구현하기 쉽기 때문에 비용이 저렴하기 때문에 다른 두 종류의 쓰루홀보다는 대부분의 인쇄회로기판을 사용한다. 특별한 설명이 없는 다음의 관통구멍은 관통구멍으로 본다.

PCB 스루홀 기본 개념 및 스루홀 방식 소개

설계 관점에서 관통 구멍은 주로 두 부분으로 구성됩니다. 하나는 중간의 드릴 구멍이고 다른 하나는 드릴 구멍 주변의 패드 영역입니다. 이 두 부분의 크기가 관통 구멍의 크기를 결정합니다. 분명히, 고속, 고밀도 PCB의 설계에서 설계자는 항상 가능한 한 작은 구멍을 원합니다. 이 샘플은 더 많은 배선 공간을 남길 수 있으며, 또한 구멍이 작을수록 자체 기생 커패시턴스가 더 작습니다. 고속 회로에 적합합니다. 그러나 동시에 구멍 크기 감소는 비용 증가를 가져오고 구멍 크기는 제한 없이 줄일 수 없으며 드릴링(드릴) 및 도금(도금) 및 기타 기술에 의해 제한됩니다. 구멍이 작을수록 드릴하는 데 걸리는 시간이 길수록 중심 위치에서 벗어나기가 더 쉽습니다. 구멍의 깊이가 구멍 직경의 6배 이상인 경우 구멍 벽의 균일한 구리 도금을 보장할 수 없습니다. 예를 들어, 일반 6단 PCB 기판의 두께(스루홀 깊이)가 50Mil이면 PCB 제조업체에서 제공할 수 있는 최소 홀 직경은 8Mil입니다. 레이저 드릴링 기술의 발달로 드릴링의 크기도 점점 작아질 수 있습니다. 일반적으로 구멍의 지름은 6Mils보다 작거나 같으며 이를 마이크로 구멍이라고 합니다. 마이크로홀은 HDI(고밀도 상호 연결 구조) 설계에 자주 사용됩니다. Microhole 기술은 구멍이 패드(VIA-in-pad)에 직접 닿도록 하여 회로 성능을 크게 향상시키고 배선 공간을 절약합니다.

전송 라인의 관통 구멍은 임피던스 불연속성의 브레이크 포인트로 신호 반사를 유발합니다. 일반적으로 쓰루 홀의 등가 임피던스는 전송 라인보다 약 12% 낮습니다. 예를 들어, 50ohm 전송 라인의 임피던스는 관통 구멍을 통과할 때 6ohm만큼 감소합니다(특정 사항은 또한 관통 구멍의 크기 및 판 두께와 관련이 있지만 절대 감소는 아님). 그러나 구멍을 통한 임피던스의 불연속성으로 인한 반사는 실제로 매우 작으며 반사 계수는 :(44-50)/(44+50) =0.06에 불과합니다. 구멍으로 인해 발생하는 문제는 기생 커패시턴스와 인덕턴스의 영향에 더 중점을 둡니다.

구멍을 통한 기생 커패시턴스 및 인덕턴스

기생 부유 정전 용량은 구멍 자체에 존재합니다. 적층 구멍의 용접 저항 영역의 직경을 D2, 용접 패드의 직경을 D1, PCB 기판의 두께를 T, 기판의 유전 상수를 ε, 의 기생 정전 용량 구멍은 대략 C=1.41εTD1/(D2-D1)입니다.

회로에 대한 기생 커패시턴스의 주요 효과는 신호 상승 시간을 연장하고 회로 속도를 줄이는 것입니다. 예를 들어, 두께가 50Mil인 PCB 기판의 경우 쓰루홀 패드의 직경이 20Mil(시추공의 직경은 10Mils)이고 솔더 블록의 직경이 40Mil이면 기생 커패시턴스를 근사화할 수 있습니다. 위 공식에 의한 관통 구멍: C=1.41×4.4×0.050×0.020/ (0.040-0.020) = 0.31pF 커패시턴스로 인한 상승 시간 변화는 대략 다음과 같습니다. T10-90= 2.2c(Z0/2) =2.2×0.31x(50/2) =17.05ps 이 값들로부터 단일 관통의 기생 커패시턴스로 인한 상승 지연 및 감속의 영향이 있음을 알 수 있다. 구멍은 매우 명확하지 않습니다. 관통 구멍이 레이어 사이를 여러 번 전환하는 데 사용되는 경우 여러 개의 관통 구멍이 사용됩니다. 디자인에 주의하십시오. 실제 설계에서는 구멍과 구리 부설 영역(안티 패드) 사이의 거리를 늘리거나 패드의 직경을 줄임으로써 기생 정전 용량을 줄일 수 있습니다. 고속 디지털 회로 설계에서 쓰루홀의 기생 인덕턴스는 기생 커패시턴스보다 더 해롭다. 그것의 기생 직렬 인덕턴스는 바이패스 커패시턴스의 기여를 약화시키고 전체 전력 시스템의 필터링 효과를 감소시킵니다. 다음 실험식을 사용하여 스루홀 근사의 기생 인덕턴스를 간단히 계산할 수 있습니다. L=5.08h [ln (4h/d) +1]

여기서 L은 홀의 인덕턴스, H는 홀의 길이, D는 중앙 홀의 직경입니다. 식으로부터 홀의 직경은 인덕턴스에 거의 영향을 미치지 않는 반면 홀의 길이는 인덕턴스에 가장 큰 영향을 미친다는 것을 알 수 있습니다. 위의 예를 계속 사용하여 구멍에서 나오는 인덕턴스는 다음과 같이 계산할 수 있습니다.

L=5.08×0.050 [ln (4×0.050/0.010) +1] = 1.015nh 신호 상승 시간이 1ns인 경우 등가 임피던스 크기는 XL=πL/T10-90=3.19 ω입니다. 이 임피던스는 고주파 전류가 존재하는 경우 무시할 수 없습니다. 특히, 바이패스 커패시터는 두 개의 구멍을 통과하여 공급층을 지층에 연결해야 하므로 구멍의 기생 인덕턴스가 두 배가 됩니다.

세 번째, 구멍을 사용하는 방법

위의 관통 구멍의 기생 특성 분석을 통해 고속 PCB 설계에서 겉보기에 단순한 관통 구멍이 종종 회로 설계에 큰 부정적인 영향을 미친다는 것을 알 수 있습니다. 구멍의 기생 효과의 역효과를 줄이기 위해 설계에서 다음과 같이 시도할 수 있습니다.

1. 비용과 신호 품질을 고려하여 합리적인 구멍 크기를 선택합니다. 필요한 경우 다른 크기의 구멍을 사용하는 것이 좋습니다. 예를 들어 전원 또는 접지 케이블의 경우 임피던스를 줄이기 위해 더 큰 크기를 사용하고 신호 배선의 경우 더 작은 구멍을 사용하는 것이 좋습니다. 물론 구멍 크기가 줄어들면 그에 상응하는 비용이 증가합니다.

2. 위에서 논의한 두 가지 공식은 더 얇은 PCB 보드를 사용하는 것이 천공의 두 가지 기생 매개변수를 줄이는 데 도움이 된다는 것을 보여줍니다.

3. PCB 보드의 신호 배선은 가능한 한 레이어를 변경하지 않아야합니다. 즉, 가능한 한 불필요한 구멍을 사용하지 마십시오.

4. 전원 공급 장치의 핀과 접지는 가장 가까운 구멍에 드릴로 뚫어야 하며 구멍과 핀 사이의 리드는 가능한 한 짧아야 합니다. 등가 인덕턴스를 줄이기 위해 여러 개의 관통 구멍을 병렬로 고려할 수 있습니다.

5. 신호에 가장 가까운 루프를 제공하기 위해 일부 접지 구멍은 신호 레이어링 구멍 근처에 배치됩니다. PCB에 추가 접지 구멍을 많이 둘 수도 있습니다. 물론 디자인은 유연해야 합니다. 위에서 설명한 스루홀 모델은 각 레이어에 패드가 있는 상황입니다. 때로는 일부 레이어에서 패드를 줄이거나 제거할 수도 있습니다. 특히 홀 밀도가 매우 큰 경우에는 구리층에 차단 회로 홈이 형성될 수 있으므로 이러한 문제를 해결하기 위해 홀의 위치를 ​​이동시키는 것 외에 홀의 위치도 고려할 수 있다. 패드의 크기를 줄이기 위해 구리 층에서.

6. 고밀도의 고속 PCB 기판의 경우 마이크로 홀을 고려할 수 있습니다.