एक छिद्रण को आधारभूत अवधारणा

प्वाल मार्फत (VIA) को एक महत्वपूर्ण भाग हो बहुपरत पीसीबी, र ड्रिलिंग छेद को लागत सामान्यतया पीसीबी बोर्ड बनाउने लागत को 30% देखि 40% को लागी खाताहरु। सरल भाषामा भन्नुहोस्, एक पीसीबी मा प्रत्येक प्वाल एक पास होल भन्न सकिन्छ। प्रकार्य को शर्त मा, छेद दुई कोटिहरु मा विभाजित गर्न सकिन्छ: एक तहहरु को बीच बिजुली जडान को लागी प्रयोग गरीन्छ; अन्य उपकरण निर्धारण वा स्थिति को लागी प्रयोग गरीन्छ। प्रक्रिया को शर्तहरु मा, यी छेद को माध्यम बाट सामान्यतया तीन कोटिहरु मा विभाजित छन्, अर्थात् अन्धा को माध्यम बाट, को माध्यम बाट र को माध्यम बाट को माध्यम बाट दफन। ब्लाइन्ड प्वाल प्रिन्टेड सर्किट बोर्ड को माथिल्लो र तल सतहहरु मा स्थित छन् र तल भित्री सर्किट को लागी सतह सर्किट लाई जोड्ने को लागी एक निश्चित गहिराई छ। प्वाल को गहिराई सामान्यतया एक निश्चित अनुपात (एपर्चर) भन्दा बढी छैन। गाडिएको प्वाल मुद्रित सर्किट बोर्ड को भित्री तह मा छेद छ कि मुद्रित सर्किट बोर्ड को सतह सम्म विस्तार गर्दैनन्। दुई प्रकारका प्वालहरु सर्किट बोर्ड को भित्री तह मा स्थित छ, जो टुक्रा टुक्रा हुनु भन्दा पहिले प्वाल को माध्यम बाट मोल्डिंग प्रक्रिया द्वारा पूरा गरीएको छ, र धेरै भित्री तहहरु को माध्यम बाट छेद को गठन को दौरान ओवरलैप हुन सक्छ। तेस्रो प्रकार, को माध्यम बाट छेद भनिन्छ, सम्पूर्ण सर्किट बोर्ड को माध्यम बाट चल्छ र आन्तरिक इन्टरकनेक्शन को लागी वा माउन्टिंग र घटक को लागी छेद पत्ता लगाउन को लागी प्रयोग गर्न सकिन्छ। किनभने प्वाल को माध्यम बाट प्रक्रिया मा लागू गर्न को लागी सजिलो छ, लागत कम छ, त्यसैले धेरै जसो मुद्रित सर्किट बोर्डहरु यो प्रयोग गरीन्छ, छेद को माध्यम बाट अन्य दुई प्रकार को तुलना मा। विशेष स्पष्टीकरण बिना, प्वालहरु को माध्यम बाट छेद को माध्यम बाट मानीनेछ।

प्वाल आधारभूत अवधारणा र प्वाल विधि परिचय मार्फत PCB

डिजाइन को दृष्टिकोण बाट, एक छेद को माध्यम बाट मुख्य रूप बाट दुई भागहरु बाट बनेको छ, एक बीच मा ड्रिल छेद हो, र अर्को ड्रिल छेद को आसपास पैड क्षेत्र हो। यी दुई भागहरु को आकार को माध्यम बाट छेद को आकार निर्धारण गर्दछ। जाहिर छ, उच्च गति, उच्च घनत्व पीसीबी को डिजाइन मा, डिजाइनर सधैं सकेसम्म सानो छेद चाहान्छ, यो नमूना थप तारि space ठाउँ छोड्न सक्नुहुन्छ, यसको अतिरिक्त, सानो छेद, यसको आफ्नै परजीवी समाई सानो छ, अधिक उच्च गति सर्किट को लागी उपयुक्त। तर एकै समयमा प्वालको आकार घटाउँदा लागत वृद्धि हुन्छ, र प्वालको आकार सीमा बिना कम गर्न सकिँदैन, यो ड्रिलिंग (ड्रिल) र प्लेटिङ (प्लेटिंग) र अन्य प्रविधिद्वारा सीमित छ: प्वाल जति सानो हुन्छ, ड्रिल गर्न जति समय लाग्छ, केन्द्रको स्थितिबाट विचलित हुन त्यति नै सजिलो हुन्छ; जब प्वाल को गहिराई प्वाल को व्यास भन्दा 6 गुना छ, यो छेद पर्खाल को एकसमान तामा चढाउने ग्यारेन्टी गर्न असम्भव छ। उदाहरणका लागि, यदि सामान्य 6-लेयर PCB बोर्डको मोटाई (थ्रु-होल गहिराई) 50Mil छ भने, PCB निर्माताहरूले प्रदान गर्न सक्ने न्यूनतम प्वाल व्यास 8Mil हो। लेजर ड्रिलिंग प्रविधिको विकास संग, ड्रिलिंग को आकार पनि सानो र सानो हुन सक्छ। सामान्यतया, प्वालको व्यास 6Mils भन्दा कम वा बराबर हुन्छ, हामी यसलाई माइक्रो होल भन्छौं। Microholes अक्सर HDI (उच्च घनत्व इन्टरकनेक्ट संरचना) डिजाइन मा प्रयोग गरीन्छ। माइक्रोहोल टेक्नोलोजीले प्वाललाई सीधा पैड (VIA-in-pad) मा हिट गर्न अनुमति दिन्छ, जसले सर्किट प्रदर्शनमा धेरै सुधार ल्याउँछ र तारि space ठाउँ बचाउँछ।

ट्रान्समिसन लाइनको थ्रु-होल प्रतिबाधा विच्छेदको ब्रेक प्वाइन्ट हो, जसले सिग्नलको प्रतिबिम्ब निम्त्याउँछ। सामान्यतया, को माध्यम बाट छेद को बराबर प्रतिबाधा प्रसारण लाइन को तुलना मा लगभग १२% कम छ। उदाहरण को लागी, 12ohm प्रसारण लाइन को प्रतिबाधा 50 ohm ले घट्छ जब यो थ्रु-होल मार्फत जान्छ (विशिष्ट थ्रु-होल को आकार र प्लेट मोटाई संग सम्बन्धित छ, तर पूर्ण कमी छैन)। यद्यपि, प्वाल मार्फत प्रतिबाधाको अवरुद्धताको कारणले भएको प्रतिबिम्ब वास्तवमा धेरै सानो छ, र यसको प्रतिबिम्ब गुणांक मात्र हो :(44-50)/(44+50) = 0.06। प्वालको कारणले हुने समस्याहरू परजीवी क्यापेसिटन्स र इन्डक्टन्सको प्रभावमा बढी केन्द्रित छन्।

प्वाल मार्फत परजीवी क्यापेसिटन्स र इन्डक्टन्स

परजीवी स्ट्रे क्यापेसिटन्स प्वालमा नै अवस्थित छ। यदि लेयर लेयरमा प्वालको वेल्डिंग प्रतिरोध क्षेत्रको व्यास D2 हो, वेल्डिंग प्याडको व्यास D1 हो, PCB बोर्डको मोटाई T हो, र सब्सट्रेटको डाइलेक्ट्रिक स्थिरता ε हो, परजीवी क्यापेसिटन्स प्वाल लगभग C=1.41εTD1/ (D2-D1) हो।

सर्किट मा परजीवी capacitance को मुख्य प्रभाव संकेत वृद्धि समय को लम्बाई र सर्किट गति कम गर्न को लागी हो। उदाहरण को लागी, 50Mil को मोटाई भएको PCB बोर्ड को लागी, यदि थ्रु-होल प्याड को व्यास 20Mil छ (बोरहोल को व्यास 10Mil छ) र सोल्डर ब्लक को व्यास 40Mil छ, हामी परजीवी क्षमता को अनुमानित गर्न सक्छौं। माथिको सूत्रद्वारा प्वाल पार्नुहोस्: C = १.४१ × ४.४ × ०.०५० × ०.२०/ T10-90 = 2.2c (Z0/2) = 2.2×0.31x (50/2) = 17.05ps यी मानहरूबाट, यो देख्न सकिन्छ कि एकल थ्रु-को परजीवी क्षमताको कारणले गर्दा बढ्दो ढिलाइ र ढिलोको प्रभाव। प्वाल धेरै स्पष्ट छैन, यदि थ्रु-होल धेरै पटक तहहरू बीच स्विच गर्नको लागि प्रयोग गरिन्छ भने, धेरै थ्रु-होलहरू प्रयोग गरिनेछन्। आफ्नो डिजाइन मा सावधान रहनुहोस्। व्यावहारिक डिजाइनमा, प्वाल र तामा बिछाउने क्षेत्र (एन्टि-प्याड) बीचको दूरी बढाएर वा प्याडको व्यास घटाएर परजीवी क्यापेसिटन्स घटाउन सकिन्छ। हाई-स्पीड डिजिटल सर्किटको डिजाइनमा, थ्रु-होलको परजीवी इन्डक्टन्स परजीवी क्यापेसिटन्सको भन्दा बढी हानिकारक हुन्छ। यसको परजीवी श्रृंखला अधिष्ठापन बाईपास capacitance को योगदान कमजोर र सम्पूर्ण शक्ति प्रणाली को फिल्टरिंग प्रभावकारिता कम हुनेछ। हामी निम्न अनुभवजन्य सूत्र प्रयोग गरेर थ्रु-होल अनुमानको परजीवी इन्डक्टन्स गणना गर्न सक्छौं: L=5.08h [ln (4h/d) +1]

जहाँ L ले प्वालको इन्डक्टन्सलाई जनाउँछ, H प्वालको लम्बाइ हो, र D केन्द्रीय प्वालको व्यास हो। यो समीकरण बाट देख्न सकिन्छ कि प्वाल को व्यास inductance मा थोरै प्रभाव छ, जबकि छेद को लम्बाइ inductance मा सबैभन्दा ठूलो प्रभाव छ। अझै माथिको उदाहरण को उपयोग गरी, छेद को बाहिर अधिष्ठापन को रूप मा गणना गर्न सकिन्छ:

L=5.08×0.050 [ln (4×0.050/0.010) +1] = 1.015nh यदि संकेत वृद्धि समय 1ns हो भने, बराबर प्रतिबाधा आकार हो: XL=πL/T10-90=3.19 ω। यो प्रतिबाधा उच्च आवृत्ति वर्तमान को उपस्थिति मा उपेक्षा गर्न सकिदैन। विशेष गरी, बाईपास संधारित्र गठन गर्न आपूर्ति तह जोड्न दुई प्वाल को माध्यम बाट पारित गर्न को लागी छ, यस प्रकार छेद को परजीवी अधिष्ठापन दोब्बर।

तीन, प्वाल कसरी प्रयोग गर्ने

थ्रु-होलहरूको परजीवी विशेषताहरूको माथिको विश्लेषणको माध्यमबाट, हामी देख्न सक्छौं कि उच्च-गति PCB डिजाइनमा, साधारण देखिने थ्रु-होलहरूले सर्किट डिजाइनमा धेरै नकारात्मक प्रभावहरू ल्याउँछन्। क्रम मा छेद को परजीवी प्रभाव को प्रतिकूल प्रभावहरु लाई कम गर्न को लागी, हामी डिजाइन मा निम्नानुसार गर्न को लागी कोशिश गर्न सक्छौं:

1. लागत र संकेत गुणस्तर विचार गर्दै, एक उचित प्वाल आकार चयन गरिएको छ। यदि आवश्यक हो, छेद को विभिन्न आकार को उपयोग मा विचार गर्नुहोस्। उदाहरणका लागि, पावर वा ग्राउन्ड केबलहरूको लागि, प्रतिबाधा कम गर्न ठूला साइजहरू प्रयोग गर्ने विचार गर्नुहोस्, र सिग्नल तारहरूको लागि, साना प्वालहरू प्रयोग गर्नुहोस्। निस्सन्देह, प्वाल आकार घट्दै जाँदा, सम्बन्धित लागत बढ्नेछ।

2. माथि छलफल गरिएका दुई सूत्रहरूले पातलो PCB बोर्डहरूको प्रयोगले पर्फोरेसनका दुई परजीवी मापदण्डहरूलाई कम गर्न मद्दत गर्छ भनी देखाउँछ।

3. PCB बोर्डमा सिग्नल तारले सम्भव भएसम्म तहहरू परिवर्तन गर्नु हुँदैन, अर्थात्, सम्भव भएसम्म अनावश्यक प्वालहरू प्रयोग नगर्नुहोस्।

4. पावर सप्लाईको पिन र ग्राउन्डलाई नजिकैको प्वालमा ड्रिल गर्नुपर्छ र प्वाल र पिनको बीचमा लिड सकेसम्म छोटो हुनुपर्छ। धेरै थ्रु-होलहरू समानान्तर इन्डक्टन्स कम गर्न समानान्तर रूपमा विचार गर्न सकिन्छ।

5. सिग्नल लेयरिङको प्वाल नजिकै केही ग्राउन्ड प्वालहरू राखिन्छन् ताकि सिग्नलको लागि नजिकको लूप प्रदान गर्न सकिन्छ। तपाइँ पनि पीसीबी मा अतिरिक्त जमीन प्वाल को एक धेरै राख्न सक्नुहुन्छ। अवश्य, तपाइँ तपाइँको डिजाइन मा लचीलो हुन आवश्यक छ। माथिको छेद मोडेल माथि चर्चा गरीएको एक स्थिति हो जहाँ प्रत्येक तह मा प्याड छन्। कहिलेकाहीँ, हामी कम गर्न वा केहि तहहरु मा प्याड हटाउन सक्छौं। विशेष गरी प्वाल घनत्व को मामला मा धेरै ठूलो छ, यो तांबे को परत मा एक कट अफ सर्किट नाली को गठन को लागी नेतृत्व गर्न सक्छ, छेद को स्थान सार्नु को अतिरिक्त यस्तो समस्या को समाधान गर्न को लागी, हामी पनि छेद मा विचार गर्न सक्छौं तामाको तहमा प्याड को आकार घटाउन।

6. उच्च-गति PCB बोर्डहरूको लागि उच्च घनत्व, माइक्रो-प्वालहरू विचार गर्न सकिन्छ।