एक छिद्र पाडण्याची मूलभूत संकल्पना

थ्रू होल (व्हीआयए) चा एक महत्त्वाचा भाग आहे मल्टीलेअर पीसीबी, आणि ड्रिलिंग होल्सची किंमत सहसा पीसीबी बोर्ड बनवण्याच्या खर्चाच्या 30% ते 40% असते. सोप्या भाषेत सांगायचे तर, पीसीबीवरील प्रत्येक छिद्राला पास होल म्हटले जाऊ शकते. कार्याच्या दृष्टीने, छिद्र दोन श्रेणींमध्ये विभागले जाऊ शकते: एक स्तर दरम्यान विद्युत कनेक्शनसाठी वापरला जातो; दुसरा डिव्हाइस फिक्सेशन किंवा स्थितीसाठी वापरला जातो. प्रक्रियेच्या दृष्टीने, हे थ्रू-होल्स साधारणपणे तीन प्रकारांमध्ये विभागले गेले आहेत, म्हणजे अंध द्वारे, दफन द्वारे आणि द्वारे. प्रिंट सर्किट बोर्डच्या वरच्या आणि खालच्या पृष्ठभागावर आंधळे छिद्रे आहेत आणि पृष्ठभागाच्या सर्किटला खालील आतील सर्किटशी जोडण्यासाठी विशिष्ट खोली आहे. छिद्रांची खोली सहसा विशिष्ट गुणोत्तर (छिद्र) पेक्षा जास्त नसते. दफन केलेले छिद्र हे छापील सर्किट बोर्डच्या आतील थरातील जोडणी छिद्र आहेत जे मुद्रित सर्किट बोर्डच्या पृष्ठभागापर्यंत विस्तारत नाहीत. दोन प्रकारची छिद्रे सर्किट बोर्डच्या आतील थरात असतात, जी लॅमिनेशनच्या आधी होल-मोल्डिंग प्रक्रियेद्वारे पूर्ण केली जातात आणि थ्रू-होलच्या निर्मिती दरम्यान अनेक आतील स्तर ओव्हरलॅप केले जाऊ शकतात. तिसरा प्रकार, ज्याला थ्रू-होल्स म्हणतात, संपूर्ण सर्किट बोर्डमधून चालते आणि अंतर्गत परस्पर जोडणीसाठी किंवा घटकांसाठी माउंटिंग आणि स्थान शोधण्यासाठी वापरले जाऊ शकते. कारण थ्रू होल प्रक्रियेत अंमलात आणणे सोपे आहे, खर्च कमी आहे, म्हणून बहुतेक छापील सर्किट बोर्ड इतर दोन प्रकारच्या छिद्रांऐवजी वापरतात. विशेष स्पष्टीकरणाशिवाय, छिद्रांद्वारे खालील छिद्रांद्वारे मानले जाईल.

पीसीबी भोक मूलभूत संकल्पना आणि भोक पद्धत परिचय माध्यमातून

डिझाइनच्या दृष्टिकोनातून, थ्रू-होल मुख्यतः दोन भागांनी बनलेला असतो, एक मध्यभागी ड्रिल होल असतो आणि दुसरा ड्रिल होलच्या सभोवतालचा पॅड क्षेत्र असतो. या दोन भागांचा आकार थ्रू-होलचा आकार निर्धारित करतो. स्पष्टपणे, उच्च-गती, उच्च-घनतेच्या पीसीबीच्या डिझाइनमध्ये, डिझायनरला नेहमी शक्य तितके लहान छिद्र हवे असते, हा नमुना अधिक वायरिंगची जागा सोडू शकतो, याव्यतिरिक्त, लहान छिद्र, त्याची स्वतःची परजीवी क्षमता लहान, अधिक हाय-स्पीड सर्किटसाठी योग्य. परंतु त्याच वेळी छिद्राच्या आकारात कपात केल्याने खर्चात वाढ होते आणि छिद्राचा आकार मर्यादेशिवाय कमी करता येत नाही, तो ड्रिलिंग (ड्रिल) आणि प्लेटिंग (प्लेटिंग) आणि इतर तंत्रज्ञानाद्वारे मर्यादित आहे: छिद्र जितके लहान असेल तितके ड्रिल करण्यासाठी जितका जास्त वेळ लागतो, तितके केंद्रस्थानापासून विचलित होणे सोपे होते; जेव्हा छिद्राची खोली छिद्राच्या व्यासापेक्षा 6 पट जास्त असते, तेव्हा भोक भिंतीच्या एकसमान तांबे प्लेटिंगची हमी देणे अशक्य आहे. उदाहरणार्थ, जर सामान्य 6-लेयर PCB बोर्डची जाडी (थ्रू-होल डेप्थ) 50Mil असेल, तर PCB उत्पादक प्रदान करू शकणारा किमान छिद्र व्यास 8Mil आहे. लेसर ड्रिलिंग तंत्रज्ञानाच्या विकासासह, ड्रिलिंगचा आकार देखील लहान आणि लहान असू शकतो. साधारणपणे, छिद्राचा व्यास 6Mils पेक्षा कमी किंवा समान असतो, त्याला आपण सूक्ष्म छिद्र म्हणतो. एचडीआय (उच्च घनता इंटरकनेक्ट स्ट्रक्चर) डिझाइनमध्ये मायक्रोहोल्सचा वापर केला जातो. मायक्रोहोल तंत्रज्ञानामुळे होल थेट पॅडवर (VIA-इन-पॅड) मारता येतो, ज्यामुळे सर्किटची कार्यक्षमता मोठ्या प्रमाणात सुधारते आणि वायरिंगची जागा वाचते.

ट्रान्समिशन लाइनवरील थ्रू-होल हा प्रतिबाधा खंडित होण्याचा ब्रेक पॉइंट आहे, ज्यामुळे सिग्नलचे प्रतिबिंब पडेल. सामान्यतः, थ्रू-होलचा समतुल्य प्रतिबाधा ट्रान्समिशन लाइनच्या तुलनेत सुमारे 12% कमी असतो. उदाहरणार्थ, थ्रू-होलमधून जाताना 50ohm ट्रान्समिशन लाइनचा प्रतिबाधा 6 ohm ने कमी होईल (विशिष्ट थ्रू-होलच्या आकाराशी आणि प्लेटच्या जाडीशी देखील संबंधित आहे, परंतु पूर्ण घट नाही). तथापि, छिद्रातून प्रतिबाधा बंद झाल्यामुळे होणारे परावर्तन प्रत्यक्षात खूपच लहान आहे आणि त्याचे परावर्तन गुणांक फक्त :(44-50)/(44+50) =0.06 आहे. छिद्रामुळे होणाऱ्या समस्या परजीवी कॅपेसिटन्स आणि इंडक्टन्सच्या प्रभावावर अधिक केंद्रित आहेत.

छिद्रातून परजीवी कॅपेसिटन्स आणि इंडक्टन्स

परजीवी स्ट्रे कॅपेसिटन्स छिद्रामध्येच अस्तित्वात आहे. लेअर लेयरवरील छिद्राच्या वेल्डिंग रेझिस्टन्स झोनचा व्यास D2 असल्यास, वेल्डिंग पॅडचा व्यास D1 असेल, PCB बोर्डची जाडी T असेल आणि सब्सट्रेटचा डायलेक्ट्रिक स्थिरांक ε असेल, तर परजीवी कॅपेसिटन्स भोक अंदाजे C=1.41εTD1/ (D2-D1) आहे.

सर्किटवरील परजीवी कॅपेसिटन्सचा मुख्य परिणाम म्हणजे सिग्नल वाढण्याची वेळ लांबवणे आणि सर्किटचा वेग कमी करणे. उदाहरणार्थ, 50Mil च्या जाडीच्या PCB बोर्डसाठी, जर थ्रू-होल पॅडचा व्यास 20Mil (बोरहोलचा व्यास 10Mil आहे) आणि सोल्डर ब्लॉकचा व्यास 40Mil असेल, तर आपण अंदाजे परजीवी कॅपेसिटन्स मोजू शकतो. वरील सूत्रानुसार थ्रू-होल: C=1.41×4.4×0.050×0.020/ (0.040-0.020) =0.31pF कॅपॅसिटन्समुळे होणारा वाढ वेळ बदल साधारणपणे खालीलप्रमाणे आहे: T10-90= 2.2c (Z0/2) =2.2×0.31x (50/2) =17.05ps या मूल्यांवरून, हे पाहिले जाऊ शकते की वाढत्या विलंबाचा आणि मंदपणाचा परिणाम एकल थ्रू-च्या परजीवी कॅपेसिटन्समुळे होतो. भोक फारसा स्पष्ट नसतो, जर थ्रू-होल अनेक वेळा थरांमध्ये स्विच करण्यासाठी वापरला असेल, तर अनेक छिद्रे वापरली जातील. आपल्या डिझाइनमध्ये सावधगिरी बाळगा. व्यावहारिक डिझाइनमध्ये, भोक आणि तांबे घालण्याचे क्षेत्र (अँटी-पॅड) मधील अंतर वाढवून किंवा पॅडचा व्यास कमी करून परजीवी कॅपेसिटन्स कमी केला जाऊ शकतो. हाय-स्पीड डिजिटल सर्किटच्या डिझाईनमध्ये, थ्रू-होलचे परजीवी इंडक्टन्स परजीवी कॅपेसिटन्सपेक्षा जास्त हानिकारक आहे. त्याची परजीवी मालिका इंडक्टन्स बायपास कॅपेसिटन्सचे योगदान कमकुवत करेल आणि संपूर्ण पॉवर सिस्टमची फिल्टरिंग प्रभावीता कमी करेल. आपण खालील अनुभवजन्य सूत्र वापरून थ्रू-होल अंदाजे परजीवी इंडक्टन्सची गणना करू शकतो: L=5.08h [ln (4h/d) +1]

जेथे L हा छिद्राच्या इंडक्टन्सचा संदर्भ देतो, H ही छिद्राची लांबी आहे आणि D हा मध्य छिद्राचा व्यास आहे. हे समीकरणातून पाहिले जाऊ शकते की छिद्राच्या व्यासाचा इंडक्शनवर थोडासा प्रभाव पडतो, तर छिद्राच्या लांबीचा इंडक्टन्सवर सर्वात जास्त प्रभाव असतो. तरीही वरील उदाहरणाचा वापर करून, छिद्रातून बाहेर पडणारी इंडक्टन्स अशी गणना केली जाऊ शकते:

L=5.08×0.050 [ln (4×0.050/0.010) +1] = 1.015nh जर सिग्नल वाढण्याची वेळ 1ns असेल, तर समतुल्य प्रतिबाधा आकार आहे: XL=πL/T10-90=3.19 ω. उच्च फ्रिक्वेन्सी करंटच्या उपस्थितीत या प्रतिबाधाकडे दुर्लक्ष केले जाऊ शकत नाही. विशेषतः, बायपास कॅपेसिटरला पुरवठा थर जोडणीसाठी दोन छिद्रांमधून जावे लागते, त्यामुळे छिद्रांचे परजीवी अधिष्ठापन दुप्पट होते.

तीन, छिद्र कसे वापरावे

थ्रू-होलच्या परजीवी वैशिष्ट्यांच्या वरील विश्लेषणाद्वारे, आम्ही पाहू शकतो की हाय-स्पीड पीसीबी डिझाइनमध्ये, वरवर साध्या थ्रू-होलमुळे सर्किट डिझाइनवर बरेच नकारात्मक परिणाम होतात. छिद्राच्या परजीवी प्रभावाचे प्रतिकूल परिणाम कमी करण्यासाठी, आम्ही डिझाइनमध्ये खालीलप्रमाणे करण्याचा प्रयत्न करू शकतो:

1. किंमत आणि सिग्नल गुणवत्ता लक्षात घेऊन, एक वाजवी भोक आकार निवडला आहे. आवश्यक असल्यास, वेगवेगळ्या आकाराचे छिद्र वापरण्याचा विचार करा. उदाहरणार्थ, पॉवर किंवा ग्राउंड केबल्ससाठी, प्रतिबाधा कमी करण्यासाठी मोठ्या आकाराचा वापर करण्याचा विचार करा आणि सिग्नल वायरिंगसाठी, लहान छिद्रे वापरा. अर्थात, छिद्राचा आकार कमी झाल्यामुळे संबंधित खर्च वाढेल.

2. वर चर्चा केलेली दोन सूत्रे दाखवतात की पातळ पीसीबी बोर्ड वापरल्याने छिद्रांचे दोन परजीवी मापदंड कमी होण्यास मदत होते.

3. पीसीबी बोर्डवरील सिग्नल वायरिंगने शक्यतोवर थर बदलू नयेत, म्हणजेच शक्यतोवर अनावश्यक छिद्रे वापरू नयेत.

4. पॉवर सप्लाय आणि ग्राउंडच्या पिन जवळच्या छिद्रात ड्रिल केल्या पाहिजेत आणि भोक आणि पिनमधील शिसे शक्य तितक्या लहान असावी. समतुल्य इंडक्टन्स कमी करण्यासाठी एकाधिक थ्रू-होल समांतर विचारात घेतले जाऊ शकतात.

5. सिग्नलला सर्वात जवळचा लूप देण्यासाठी काही ग्राउंड होल सिग्नल लेयरिंगच्या छिद्रांजवळ ठेवल्या जातात. आपण पीसीबीवर बरीच अतिरिक्त ग्राउंड होल देखील घालू शकता. नक्कीच, आपण आपल्या डिझाइनमध्ये लवचिक असणे आवश्यक आहे. वर चर्चा केलेले थ्रू-होल मॉडेल ही अशी परिस्थिती आहे जिथे प्रत्येक थरात पॅड असतात. कधीकधी, आम्ही काही स्तरांमध्ये पॅड कमी किंवा काढू शकतो. विशेषत: भोक घनतेच्या बाबतीत खूप मोठा आहे, यामुळे तांब्याच्या थरात कट ऑफ सर्किट खोबणी निर्माण होऊ शकते, अशा समस्येचे निराकरण करण्यासाठी छिद्राचे स्थान हलवण्याव्यतिरिक्त, आम्ही छिद्र देखील विचारात घेऊ शकतो पॅडचा आकार कमी करण्यासाठी तांब्याच्या थरात.

6. उच्च-गती पीसीबी बोर्डसाठी उच्च घनता, सूक्ष्म-छिद्रांचा विचार केला जाऊ शकतो.