PCB設計中如何減少串擾？
串擾是走線之間無意的電磁耦合 印刷電路板. 這種耦合會導致一條走線的信號脈沖超過另一條走線的信號完整性，即使它們沒有物理接觸。 當平行走線之間的間距很緊時，就會發生這種情況。 即使為了製造目的，跡線可以保持最小間距，但對於電磁目的它們可能是不夠的。

考慮兩條相互平行的軌跡。 如果一條走線中的差分信號幅度大於另一條走線，則它會對另一條走線產生積極影響。 然後，“受害者”軌跡中的信號將開始模仿攻擊者軌蹟的特徵，而不是傳導自己的信號。 當這種情況發生時，就會發生串擾。

通常認為串擾發生在同一層上彼此相鄰的兩條平行軌道之間。 然而，在相鄰層上彼此相鄰的兩條平行跡線之間更可能發生串擾。 這稱為寬邊耦合，更可能發生，因為兩個相鄰的信號層被極少量的核心厚度隔開。 厚度可以是 4 密耳（0.1 毫米），有時小於同一層上兩條走線之間的間距。

消除串擾的走線間距通常大於常規走線間距要求

消除設計中串擾的可能性
幸運的是，您不受相聲的支配。 通過設計電路板以盡量減少串擾，您可以避免這些問題。 以下是一些可以幫助您消除電路板上串擾可能性的設計技巧：

在差分對和其他信號路由之間保持盡可能遠的距離。 經驗法則是間隙 = 3 倍走線寬度。

保持時鐘路由和其他信號路由之間的最大可能差異。 相同的間隙 = 3 倍跡線寬度的經驗法則也適用於此。

在不同的差分對之間保持盡可能遠的距離。 這裡的經驗法則稍大，gap = 走線寬度的 5 倍。

異步信號（如RESET、INTERRUPT等）應遠離總線並有高速信號。 它們可以在開、關或通電信號旁邊佈線，因為這些信號在電路板的正常運行期間很少使用。

確保電路板堆疊中兩個相鄰的信號層相互交替將交替水平和垂直佈線方向。 這將減少寬邊耦合的可能性，因為不允許走線在彼此頂部平行延伸。

減少兩個相鄰信號層之間潛在串擾的更好方法是在微帶配置中將這些層與它們之間的接地平面層分開。 接地層不僅會增加兩個信號層之間的距離，還會為信號層提供所需的返迴路徑。

您的 PCB 設計工具和第三方應用程序可以幫助您消除串擾

您的設計軟件如何幫助您消除高速 PCB 設計中的串擾
PCB 設計工具具有許多內置功能，可幫助您避免設計中的串擾。 通過指定佈線方向和創建微帶堆棧，板層規則將幫助您避免寬邊耦合。 使用網絡類型規則，您將能夠為更容易受到串擾影響的網絡組分配更大的跟踪間隔。 差分對路由器將差分對作為實際對路由，而不是單獨路由它們。 這將保持差分對走線和其他網絡之間所需的間距，以避免串擾。

除了PCB設計軟件的內置功能外，還有其他工具可以幫助您消除高速PCB設計中的串擾。 有不同的串擾計算器可幫助您確定正確的走線寬度和佈線間距。 還有一個信號完整性模擬器可以分析您的設計是否存在潛在的串擾問題。

如果允許發生，串擾可能是印刷電路板上的一個大問題。 既然您知道要尋找什麼，您就可以準備好防止串擾發生。 我們在此討論的設計技術和 PCB 設計軟件的功能將幫助您創建無串擾的設計。