PCB设计中如何减少串扰？
串扰是走线之间无意的电磁耦合 印刷电路板. 这种耦合会导致一条走线的信号脉冲超过另一条走线的信号完整性，即使它们没有物理接触。 当平行走线之间的间距很紧时，就会发生这种情况。 即使为了制造目的，迹线可以保持最小间距，但对于电磁目的它们可能是不够的。

考虑两条相互平行的轨迹。 如果一条走线中的差分信号幅度大于另一条走线，则它会对另一条走线产生积极影响。 然后，“受害者”轨迹中的信号将开始模仿攻击者轨迹的特征，而不是传导自己的信号。 当这种情况发生时，就会发生串扰。

通常认为串扰发生在同一层上彼此相邻的两条平行轨道之间。 但是，在相邻层上彼此相邻的两条平行走线之间更可能发生串扰。 这称为宽边耦合，更可能发生，因为两个相邻的信号层被极少量的核心厚度隔开。 厚度可以是 4 密耳（0.1 毫米），有时小于同一层上两条走线之间的间距。

消除串扰的走线间距通常大于常规走线间距要求

消除设计中串扰的可能性
幸运的是，您不受相声的影响。 通过设计电路板以最大限度地减少串扰，您可以避免这些问题。 以下是一些可以帮助您消除电路板上串扰可能性的设计技巧：

在差分对和其他信号路由之间保持尽可能远的距离。 经验法则是间隙 = 3 倍走线宽度。

保持时钟路由和其他信号路由之间的最大可能差异。 相同的间隙 = 3 倍迹线宽度的经验法则在这里也适用。

在不同的差分对之间保持尽可能远的距离。 这里的经验法则稍大一些，gap = 走线宽度的 5 倍。

异步信号（如RESET、INTERRUPT等）应远离总线并有高速信号。 它们可以在开、关或通电信号旁边布线，因为这些信号在电路板的正常运行期间很少使用。

确保电路板堆叠中两个相邻的信号层彼此交替将交替水平和垂直布线方向。 这将减少宽边耦合的可能性，因为不允许走线在彼此顶部平行延伸。

减少两个相邻信号层之间潜在串扰的更好方法是在微带配置中将这些层与它们之间的接地平面层分开。 接地层不仅会增加两个信号层之间的距离，还会为信号层提供所需的返回路径。

您的 PCB 设计工具和第三方应用程序可以帮助您消除串扰

您的设计软件如何帮助您消除高速 PCB 设计中的串扰
PCB 设计工具具有许多内置功能，可帮助您避免设计中的串扰。 通过指定布线方向和创建微带堆栈，板层规则将帮助您避免宽边耦合。 使用网络类型规则，您将能够为更容易受到串扰影响的网络组分配更大的跟踪间隔。 差分对路由器将差分对作为实际对路由，而不是单独路由它们。 这将保持差分对走线和其他网络之间所需的间距，以避免串扰。

除了PCB设计软​​件的内置功能外，还有其他工具可以帮助您消除高速PCB设计中的串扰。 有不同的串扰计算器可帮助您确定正确的走线宽度和布线间距。 还有一个信号完整性模拟器来分析您的设计是否存在潜在的串扰问题。

如果允许发生，串扰可能是印刷电路板上的一个大问题。 既然您知道要寻找什么，您就可以准备好防止串扰发生。 我们在此讨论的设计技术和 PCB 设计软件的功能将帮助您创建无串扰的设计。