Ada banyak cara untuk memecahkan masalah EMI. Metode penekan EMI modern meliputi: menggunakan pelapis penekan EMI, memilih bagian penekan EMI yang sesuai, dan desain simulasi EMI. Mulai dari yang paling dasar PCB layout, artikel ini membahas tentang peran dan teknik perancangan PCB berlapis susun dalam mengendalikan radiasi EMI.

Menempatkan kapasitor dengan kapasitas yang sesuai di dekat pin catu daya IC dapat membuat tegangan output IC melompat lebih cepat. Namun, masalahnya tidak berakhir di sini. Karena respons frekuensi kapasitor yang terbatas, ini membuat kapasitor tidak dapat menghasilkan daya harmonik yang diperlukan untuk menggerakkan output IC dengan bersih di pita frekuensi penuh. Selain itu, tegangan transien yang terbentuk pada power bus bar akan membentuk penurunan tegangan pada induktor jalur decoupling. Tegangan transien ini adalah sumber gangguan EMI mode umum utama. Bagaimana kita harus memecahkan masalah ini?

Sejauh menyangkut IC pada papan sirkuit kami, lapisan daya di sekitar IC dapat dianggap sebagai kapasitor frekuensi tinggi yang sangat baik, yang dapat mengumpulkan bagian energi yang dibocorkan oleh kapasitor diskrit yang menyediakan energi frekuensi tinggi untuk pembersihan. keluaran. Selain itu, induktansi dari lapisan daya yang baik harus kecil, sehingga sinyal transien yang disintesis oleh induktansi juga kecil, sehingga mengurangi mode umum EMI.

Tentu saja, koneksi antara lapisan daya dan pin daya IC harus sesingkat mungkin, karena tepi naik sinyal digital semakin cepat, dan yang terbaik adalah menghubungkannya langsung ke pad di mana daya IC pin berada. Ini perlu dibahas secara terpisah.

Untuk mengontrol EMI mode umum, bidang daya harus membantu decoupling dan memiliki induktansi yang cukup rendah. Bidang daya ini harus merupakan pasangan bidang daya yang dirancang dengan baik. Seseorang mungkin bertanya, seberapa baik itu baik? Jawaban atas pertanyaan tergantung pada lapisan catu daya, bahan di antara lapisan, dan frekuensi operasi (yaitu, fungsi waktu naik IC). Umumnya, jarak lapisan daya adalah 6mil, dan interlayer adalah bahan FR4, kapasitansi setara dari lapisan daya per inci persegi adalah sekitar 75pF. Jelas, semakin kecil jarak lapisan, semakin besar kapasitansi.

Tidak banyak perangkat dengan waktu naik 100 hingga 300 ps, ​​tetapi menurut kecepatan pengembangan IC saat ini, perangkat dengan waktu naik di kisaran 100 hingga 300 ps akan menempati proporsi yang tinggi. Untuk sirkuit dengan waktu naik 100 hingga 300 ps, ​​jarak lapisan 3mil tidak lagi sesuai untuk sebagian besar aplikasi. Pada saat itu, perlu menggunakan teknologi pelapisan dengan jarak lapisan kurang dari 1 mil, dan mengganti bahan dielektrik FR4 dengan bahan dengan konstanta dielektrik tinggi. Sekarang, keramik dan plastik keramik dapat memenuhi persyaratan desain sirkuit waktu naik 100 hingga 300 ps.

Meskipun bahan baru dan metode baru dapat digunakan di masa depan, untuk sirkuit waktu naik 1 hingga 3ns yang umum saat ini, jarak lapisan 3 hingga 6mil, dan bahan dielektrik FR4, biasanya cukup untuk menangani harmonik kelas atas dan membuat sinyal transien cukup rendah. , artinya , EMI mode umum dapat dikurangi sangat rendah. Contoh desain susun berlapis PCB yang diberikan dalam artikel ini akan mengasumsikan jarak lapisan 3 hingga 6 mil.

Pelindung elektromagnetik

Dari perspektif jejak sinyal, strategi layering yang baik harus menempatkan semua jejak sinyal pada satu atau lebih lapisan, lapisan ini berada di sebelah lapisan daya atau lapisan tanah. Untuk catu daya, strategi pelapisan yang baik adalah bahwa lapisan daya berdekatan dengan lapisan tanah, dan jarak antara lapisan daya dan lapisan tanah sekecil mungkin. Inilah yang kami sebut sebagai strategi “layering”.

Penumpukan PCB

Strategi susun seperti apa yang dapat membantu melindungi dan menekan EMI? Skema susun berlapis berikut mengasumsikan bahwa arus catu daya mengalir pada satu lapisan, dan tegangan tunggal atau beberapa tegangan didistribusikan di bagian yang berbeda dari lapisan yang sama. Kasus beberapa lapisan daya akan dibahas nanti.

papan 4 lapis

Ada beberapa masalah potensial dengan desain papan 4 lapis. Pertama-tama, papan empat lapis tradisional dengan ketebalan 62 mil, bahkan jika lapisan sinyal berada di lapisan luar, dan lapisan daya dan tanah berada di lapisan dalam, jarak antara lapisan daya dan lapisan tanah masih terlalu besar.

Jika persyaratan biaya adalah yang pertama, Anda dapat mempertimbangkan dua alternatif berikut untuk papan 4-lapisan tradisional. Kedua solusi ini dapat meningkatkan kinerja penekanan EMI, tetapi hanya cocok untuk aplikasi di mana kepadatan komponen di papan cukup rendah dan ada cukup area di sekitar komponen (tempatkan lapisan tembaga daya yang diperlukan).

Pilihan pertama adalah pilihan pertama. Lapisan luar PCB semuanya adalah lapisan tanah, dan dua lapisan tengah adalah lapisan sinyal/daya. Catu daya pada lapisan sinyal dirutekan dengan garis lebar, yang dapat membuat impedansi jalur arus catu daya rendah, dan impedansi jalur mikrostrip sinyal juga rendah. Dari perspektif kontrol EMI, ini adalah struktur PCB 4-lapisan terbaik yang tersedia. Pada skema kedua, lapisan luar menggunakan daya dan ground, dan dua lapisan tengah menggunakan sinyal. Dibandingkan dengan papan 4-lapisan tradisional, peningkatannya lebih kecil, dan impedansi interlayer sama buruknya dengan papan 4-lapisan tradisional.

Jika Anda ingin mengontrol jejak impedansi, skema susun di atas harus sangat berhati-hati untuk mengatur jejak di bawah pulau tembaga listrik dan tanah. Selain itu, pulau tembaga pada catu daya atau lapisan tanah harus saling berhubungan sebanyak mungkin untuk memastikan konektivitas DC dan frekuensi rendah.

papan 6 lapis

Jika kepadatan komponen pada papan 4 lapis relatif tinggi, papan 6 lapis adalah yang terbaik. Namun, beberapa skema susun dalam desain papan 6-lapisan tidak cukup baik untuk melindungi medan elektromagnetik, dan memiliki sedikit efek pada pengurangan sinyal transien dari bus daya. Dua contoh dibahas di bawah ini.

Dalam kasus pertama, catu daya dan ground ditempatkan masing-masing pada lapisan ke-2 dan ke-5. Karena impedansi tinggi dari lapisan tembaga catu daya, sangat tidak menguntungkan untuk mengontrol radiasi EMI mode umum. Namun, dari sudut pandang kontrol impedansi sinyal, metode ini sangat tepat.