Có nhiều cách để giải quyết các vấn đề về EMI. Các phương pháp triệt tiêu EMI hiện đại bao gồm: sử dụng các lớp phủ triệt tiêu EMI, lựa chọn các bộ phận triệt tiêu EMI thích hợp và thiết kế mô phỏng EMI. Bắt đầu từ những điều cơ bản nhất PCB bố cục, bài viết này thảo luận về vai trò và kỹ thuật thiết kế của xếp chồng lớp PCB trong việc kiểm soát bức xạ EMI.

Đặt các tụ điện có công suất thích hợp gần chân cấp nguồn của IC một cách hợp lý có thể làm cho điện áp đầu ra của IC nhảy nhanh hơn. Tuy nhiên, vấn đề không kết thúc ở đây. Do đáp ứng tần số hạn chế của các tụ điện, điều này làm cho các tụ điện không thể tạo ra công suất hài cần thiết để điều khiển đầu ra IC sạch ở dải tần đầy đủ. Ngoài ra, điện áp quá độ hình thành trên thanh cái nguồn sẽ tạo thành sụt áp trên cuộn cảm của đường dẫn tách. Các điện áp thoáng qua này là nguồn nhiễu EMI chế độ phổ biến chính. Chúng ta nên giải quyết những vấn đề này như thế nào?

Theo như IC trên bảng mạch của chúng ta, lớp nguồn xung quanh IC có thể được coi là một tụ điện tần số cao tuyệt vời, có thể thu thập phần năng lượng bị rò rỉ bởi tụ điện rời cung cấp năng lượng tần số cao cho sạch. đầu ra. Ngoài ra, điện cảm của lớp công suất tốt phải nhỏ, do đó tín hiệu quá độ tổng hợp bởi điện cảm cũng nhỏ, do đó làm giảm EMI chế độ chung.

Tất nhiên đoạn nối giữa lớp nguồn và chân nguồn IC phải càng ngắn càng tốt, vì cạnh lên của tín hiệu số càng ngày càng nhanh và tốt nhất bạn nên nối thẳng vào miếng đệm nơi IC nguồn. ghim được định vị. Điều này cần được thảo luận riêng.

Để điều khiển EMI chế độ chung, mặt phẳng công suất phải giúp tách rời và có điện cảm đủ thấp. Mặt phẳng công suất này phải là một cặp mặt phẳng công suất được thiết kế tốt. Ai đó có thể hỏi, tốt như thế nào là tốt? Câu trả lời cho câu hỏi phụ thuộc vào phân lớp của nguồn điện, vật liệu giữa các lớp và tần số hoạt động (nghĩa là, một hàm của thời gian tăng của vi mạch). Nói chung, khoảng cách của lớp công suất là 6 triệu và lớp xen kẽ là vật liệu FR4, điện dung tương đương của lớp công suất trên mỗi inch vuông là khoảng 75pF. Rõ ràng, khoảng cách giữa các lớp càng nhỏ thì điện dung càng lớn.

Không có nhiều thiết bị có thời gian tăng từ 100 đến 300 ps, ​​nhưng theo tốc độ phát triển của vi mạch hiện nay, các thiết bị có thời gian tăng trong khoảng 100 đến 300 ps sẽ chiếm tỷ trọng cao. Đối với các mạch có thời gian tăng từ 100 đến 300ps, khoảng cách lớp 3 triệu sẽ không còn phù hợp cho hầu hết các ứng dụng. Khi đó, cần sử dụng công nghệ phân lớp với khoảng cách giữa các lớp nhỏ hơn 1 mil, và thay thế vật liệu điện môi FR4 bằng vật liệu có hằng số điện môi cao. Giờ đây, gốm và nhựa gốm có thể đáp ứng các yêu cầu thiết kế của mạch thời gian tăng từ 100 đến 300 ps.

Mặc dù các vật liệu mới và phương pháp mới có thể được sử dụng trong tương lai, đối với các mạch thời gian tăng từ 1 đến 3ns phổ biến hiện nay, khoảng cách lớp từ 3 đến 6 phút và vật liệu điện môi FR4, nó thường đủ để xử lý các sóng hài cao cấp và làm cho tín hiệu thoáng qua đủ thấp Có nghĩa là, EMI ở chế độ chung có thể được giảm xuống rất thấp. Các ví dụ thiết kế xếp chồng lớp PCB được đưa ra trong bài viết này sẽ giả định khoảng cách giữa các lớp từ 3 đến 6 mils.

Che chắn điện từ

Từ quan điểm của dấu vết tín hiệu, một chiến lược phân lớp tốt nên đặt tất cả các dấu vết tín hiệu trên một hoặc nhiều lớp, các lớp này nằm cạnh lớp nguồn hoặc lớp mặt đất. Đối với nguồn điện, một chiến lược phân lớp tốt nên là lớp nguồn tiếp giáp với lớp đất và khoảng cách giữa lớp nguồn và lớp đất càng nhỏ càng tốt. Đây là những gì chúng tôi gọi là chiến lược “phân lớp”.

Xếp chồng PCB

Loại chiến lược xếp chồng nào có thể giúp che chắn và ngăn chặn EMI? Sơ đồ xếp chồng nhiều lớp sau đây giả định rằng dòng điện cung cấp điện chạy trên một lớp duy nhất và điện áp đơn hoặc nhiều điện áp được phân phối ở các phần khác nhau của cùng một lớp. Trường hợp của nhiều lớp công suất sẽ được thảo luận ở phần sau.

Bảng 4 lớp

Có một số vấn đề tiềm ẩn với thiết kế bảng 4 lớp. Trước hết, bảng bốn lớp truyền thống với độ dày 62 mils, ngay cả khi lớp tín hiệu ở lớp ngoài, và lớp nguồn và lớp đất ở lớp trong, khoảng cách giữa lớp nguồn và lớp đất vẫn còn quá lớn.

Nếu yêu cầu về chi phí là đầu tiên, bạn có thể xem xét hai lựa chọn thay thế sau đây cho ván 4 lớp truyền thống. Hai giải pháp này có thể cải thiện hiệu suất của việc triệt tiêu EMI, nhưng chúng chỉ phù hợp với các ứng dụng mà mật độ linh kiện trên bo mạch đủ thấp và có đủ diện tích xung quanh các linh kiện (đặt lớp đồng nguồn cần thiết).

Lựa chọn đầu tiên là lựa chọn đầu tiên. Các lớp bên ngoài của PCB đều là các lớp mặt đất, và hai lớp ở giữa là các lớp tín hiệu / nguồn. Nguồn cung cấp trên lớp tín hiệu được định tuyến với một đường rộng, có thể làm cho trở kháng đường dẫn của dòng điện cung cấp thấp và trở kháng của đường dẫn vi mạch tín hiệu cũng thấp. Từ quan điểm của điều khiển EMI, đây là cấu trúc PCB 4 lớp tốt nhất hiện có. Trong sơ đồ thứ hai, lớp bên ngoài sử dụng nguồn và đất, còn hai lớp ở giữa sử dụng tín hiệu. So với bảng 4 lớp truyền thống, cải tiến nhỏ hơn và trở kháng giữa các lớp kém như bảng 4 lớp truyền thống.

Muốn kiểm soát trở kháng vết thì sơ đồ xếp chồng trên phải hết sức cẩn thận bố trí các vết dưới các đảo nguồn và đồng tiếp đất. Ngoài ra, các đảo đồng trên nguồn điện hoặc lớp tiếp đất nên được kết nối với nhau càng nhiều càng tốt để đảm bảo kết nối DC và tần số thấp.

Bảng 6 lớp

Nếu mật độ các thành phần trên bảng 4 lớp tương đối cao thì tốt nhất là bảng 6 lớp. Tuy nhiên, một số sơ đồ xếp chồng trong thiết kế bo mạch 6 lớp không đủ tốt để che chắn trường điện từ và ít ảnh hưởng đến việc giảm tín hiệu thoáng qua của thanh cái nguồn. Hai ví dụ được thảo luận dưới đây.

Trong trường hợp đầu tiên, nguồn điện và đất được đặt lần lượt trên lớp thứ 2 và thứ 5. Do trở kháng cao của lớp phủ đồng của bộ nguồn, nên việc kiểm soát bức xạ EMI ở chế độ chung là rất bất lợi. Tuy nhiên, từ quan điểm của kiểm soát trở kháng tín hiệu, phương pháp này là rất đúng.